多功能数字钟课件.ppt

《多功能数字钟课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA实现多功能数字钟一、实验任务：用FPGA器件和EDA技术实现多功能数字钟的设计已知条件MAX+PlusII软件FPGA实验开发装置基本功能以数字形式显示时、分、秒的时间；小时计数器为24进制；分计数器为60进制。基本功能校时、校分仿电台报时时段控制二、多功能数字钟系统的组成框图数字钟电路系统由主体电路和扩展电路两大部分所组成秒计数器计满60后向分计数器进位分计数器计满60后向小时计数器进位小时计数器按照“24进制”规律计数计数器的输出经译码器送显示器计时出现误差时可以用校时电路进行校时、校分、校秒扩展电路必须在主体电路正常运行的情况下才能实

2、现功能扩展7/26/20201、时、分计数器的设计分计数器是模M=60的计数器其计数规律为00—01—…—58—59—00…时计数器是一个24进制计数器其计数规律为00—01—…—22—23—00…即当数字钟运行到23时59分时，分的个位计数器再输入一个脉冲时，数字钟应自动显示为00时00分。六十进制计数器并行进位（同步）优点：速度较快；缺点：较复杂构成多位计数器的级联方法构成多位计数器的级联方法串行进位（异步）优点：简单缺点：速度较慢六十进制计数器:出现竞争冒险的可能性较大！三、多功能数字钟整点报时系统7/26/2020四、多功能数字钟校时系统7

3、/26/2020五、多功能数字钟时段控制系统7/26/2020四、BCD译码模块的介绍分个位分十位时个位时十位选择时钟七段译码输出数码管选择计数器1、BCD译码模块的介绍七段BCD译码电路8进制加法计数器数据选择器2、设计中添加BCD译码模块的过程1、将../BCD2SEG7/目录下的文件copy到用户设计项目目录下2、在顶层电路中调用元件符号bcd2seg7.sym到电路中进行如图所示的连接绘制五、EP1K30TC144-3开发试验箱器件引脚与资源连接对照表资源名称资源信号管脚号时钟CLK155CLK254CLK3125数码管A8132B8133

4、C8135D8136E8137F8138G88数码管选择SEL010SEL112SEL213按键KEY082KEY183KEY286KEYS088KEYS189KEYS290蜂鸣器FMQ78发光二极管LED121（1）选择器件a.选择AssignDevice选项，弹出Device对话框。b.在DeviceFamily下拉列表框中选择适配器件的系列，在Devices中选择器件的型号，然后单击OK按钮。c.如果不对适配器件的型号进行选择，该软件将自动选择适合本电路的器件进行编译适配。（本设计中选择FLEX1k系列的EP1k30TC144-3器件）六、

5、电路编译与适配（2）编译适配选择MAX+plusⅡCompiler，弹出Compiler窗口。单击Start按钮开始编译并显示编译结果，生成*.sof下载文件。(此次操作必须使用时序编译)选择MAX+PlusⅡFloorplanEditor选项，即可打开平面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。芯片名称区颜色图例器件显示区未赋值节点和管脚显示区选中节点和管脚区这是由软件自动分配的，用户可根据需要随意改变管脚分配，管脚的编辑过程如下。管脚的重新分配与定位用鼠标左键按住欲分配的输入、输出端口并拖到下面芯片的相应管脚上，然后松开，即可完成

6、一个管脚的重新分配。分配完后需重新编译。管脚的编辑过程：管脚重新分配时须注意的事项：芯片上有些特殊功能的管脚（如GND、GlobalCLK等），进行管脚编辑时不能使用。在器件选择时如果选择了Auto，则不允许对管脚进行再分配。对管脚进行重新分配后，必须再编译一次，否则下载后的管脚还是自动分配的状态。a.选择MAX+PlusⅡProgrammer选项，如果是第一次使用，将出现如图所示的对话框。硬件类型选择“ByteBlaster”并单击OK确认。对器件的编程下载b.选择完下载文件后，单击OK确定，出现如图所示的编程界面。单击Configure按钮进

7、行下载编程。实验任务完成数字钟的时、分、秒计数器，并能级联显示。完成数字钟的扩展功能：闹钟、仿电台、报整点十字路口交通灯的设计篮球30秒减法计数器设计