多功能数字钟电路设计.ppt

《多功能数字钟电路设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、多功能数字钟电路设计学习要求掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计一、数字钟的功能要求基本功能准确计时，以数字形式显示时、分、秒的时间小时的计时要求为“12翻1”，分和秒的计时要求为60进位校正时间扩展功能定时控制仿广播电台正点报时报整点时数触摸报整点时数二、数字钟电路系统的组成框图三、主体电路的设计与装调主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽

2、可能少。下面介绍各功能部件与单元电路的设计。1.振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如图所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲如果精度要求不高也可以采用第二章介绍的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频

3、率fo=103Hz2.分频器的设计z分频器的功能主要有两个y产生标准秒脉冲信号提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等3.时分秒计数器的设计分和秒计数器都是模M=60的计数器其计数规律为00—01—…—58—59—00…选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器时计数器是一个“12翻1”的特殊进制计数器即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分0

4、0秒，实现日常生活中习惯用的计时规律选用74LS191和74LS744.校时电路的设计z对校时电路的要求是y在小时校正时不影响分和秒的正常计数y在分校正时不影响秒和小时的正常计数z校时方式有“快校时”和“慢校时”两种5.主体电路的装调由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计

5、要求的总体逻辑电路图，如图所示