组合逻辑电路分析与设计课件.ppt

组合逻辑电路分析与设计课件.ppt

ID:57066296

大小:836.50 KB

页数:35页

时间:2020-07-30

组合逻辑电路分析与设计课件.ppt_第1页
组合逻辑电路分析与设计课件.ppt_第2页
组合逻辑电路分析与设计课件.ppt_第3页
组合逻辑电路分析与设计课件.ppt_第4页
组合逻辑电路分析与设计课件.ppt_第5页
资源描述:

《组合逻辑电路分析与设计课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字电路组合逻辑电路时序逻辑电路在任一时刻,输出状态值只取决于该时刻各输入状态的组合,而与该时刻以前状态无关的逻辑电路。在任一时刻,输出状态值不仅取决于该时刻的输入状态,还与电路原来的状态有关。组合逻辑电路特点1:不含记忆元件特点2:不含反馈通路组合逻辑电路记忆元件时序电路结构框图外部输入内部输入逻辑电路逻辑功能分析设计①写逻辑表达式并化简②列真值表③分析逻辑功能①分析逻辑功能②列真值表③写逻辑表达式并化简组合逻辑电路的分析例1、分析电路的逻辑功能。&F&AB&&ABABF000110110110异或门=1

2、=1例2、分析电路的逻辑功能。ABABF000110110110同或门&F&AB1&1B=ABA例3、裁判表决电路B ACA、B、C表示三名裁判,其中A是主裁判,B、C是副裁判。判断工作过程。FABCF00000101001110010111011100000111当主裁判和一名副裁判认为合格时灯亮。AC&&&例4、分析下图,写出逻辑表达式并化简。&≥1F≥1&AB C=ABC·A+ABC·C=ABC例5、如图,一个用于保险柜的密码锁控制电路,开锁的条件是:(1)要拨对密码;(2)要将开锁控制开关S闭合。

3、条件满足,开锁信号为1,报警信号为0;条件不满足,开锁信号为0,报警信号为1,警铃报警。试分析该电路的密码。AB CDSEC&&F1开锁信号&F2报警信号CBF1=1,ABCD=1001∴密码是1001。F2=1,ABCD≠1001警铃报警。例6、已知输入信号波形如图,试画输出波形图。&≥1&≥1AB CFABC0100011110FABC0000000组合逻辑电路的设计例1、已知输入输出波形,试写出逻辑表达式,并变换为与非形式,并以与非门实现。ABCFABCF00000101001110010111011

4、110000011ABC0100011110111ABBC&FAB C&&例2、设计一个三输入三输出的逻辑电路。当A=1,B=C=0,红、绿灯亮;当C=1,B=A=0,黄、绿灯亮;当A=B=C=0,三个灯全亮。A、B、C为三输入端,F1、F2、F3分别代表红、黄、绿灯,1表示灯亮;0表示灯灭。ABCF1F2F30000010100111001011101111111111解:&F2AB C&F1F3≥1例3、设计一个三人表决逻辑电路,要求:三人A、B、C各控制一个按键,赞成则按键,不赞成则不按键,如果多数赞

5、成则灯亮,否则灯不亮。解:输入-A、B、C“1”-按键按下,“0”-没按键,输出-F“1”-灯亮,“0”-灯不亮。得到与逻辑功能相对应的真值表ABCF000001010011100101110111ABC000011111011110000F=AC+BC+AB11110000ABBCAC典型的组合逻辑电路1.编码器数字电路中,有时需要把某种控制信息用一个规定的二进制数来表示,这种表示控制信息的二进制数称为代码。将控制信息转换成代码的过程称为编码。实现编码的组合逻辑电路称为编码器。编码器N=2nn对N个信号进

6、行编码,要保证2n≥N。编码器Y0Y1Y3Y2Y4Y5Y6Y7ABC输出输入BCA0(Y0)1(Y1)2(Y2)3(Y3)4(Y4)5(Y5)6(Y6)7(Y7)000111010000111100011011编码表Y0Y1Y2Y3Y4Y5Y6Y7CBA1000000001000000001000000001000000001000000001000000001000000001000001010011100101110111例1、把0、1、2、3、4、5、6、7这八个数编成二进制代码。译码是编码的逆过程,

7、是将输入代码的含义“翻译”出来,每一个代码为一个特定的信号。实现译码的组合逻辑电路称为译码器。N-2n线译码器2-4线译码器3-8线4-16线译码器N=2nn2.译码器&AB&&&2-4线译码器ABY0Y1Y2Y3000110111000010000100001应用实例三态门三态门三态门三态门译码器A1A0Y0Y1Y2Y3计算机中央处理单元(CPU)数据线地址线外设数据线数码显示译码器数字显示电路译码器驱动器显示器CPU七段数码显示管abcdefgfgabedc共阴极abcdefgabcdefg共阳极+E显

8、示译码器A3A2A1A000001001数据分配器是指能够完成将一个数据通过选择,能送到多个数据输出端的逻辑电路。数据输入Y0Y1Y2Y3地址输入000110113.数据分配器数据输出4.数据选择器数据选择器是指能够完成将多个数据通过选择,能送到一个数据输出端的逻辑电路。数据输出I0I1I2I3地址输入00011011数据输入5.加法器半加器不考虑进位,将两个二进制数A和B相加,称为半加。实现半加运算的电路称为半

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。