ASIC设计工具的使用课件.ppt

《ASIC设计工具的使用课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第十章ASIC设计工具的使用以Actel设计工具为例一、设计工具（LiberoIDE）的组成1、设计输入工具原理图输入：ViewDrawAEHDL编辑工具：HDLEditor2、仿真工具ModelSimWaveFormerLite3、逻辑综合工具（Synplify）4、设计实现工具（designer）4、编程工具（APS/SiliconSculptor，FlashPro）5、调试工具（SiliconExplorerII）二、设计流程二、设计流程创建新工程或打开工程产生源文件(schematic,HDL,andACTgenMacros)向工程导入源文件用Synpl

2、ify逻辑综合(non-schematicdesigns)用ModelSim进行功能仿真用Actel‘sDesignersoftware进行逻辑实现用ModelSim进行定时仿真器件编程器件调试原理图输入的设计流程HDL逻辑综合的设计流程三、创建新工程VHDL工程（双击LiberoIDE、FILE——》NEWproject）三、创建新工程选择工具添加文件完成添加HDL源程序（FILE--》NEW，打开HDLEditor）保存文件添加原理图文件FILENEW选择Schematic并输入文件名画原理图clickSave+Check.FILEEXIT四、综合前仿真

3、1、用WaveFormerLite产生激励信号导入信号信息画波形输出测试基准文件2、选择激励文件（右击文件名）3、运行综合前仿真4、打开并编译源文件仿真及观察波形五、用Synplify进行逻辑综合1、启动综合工具2、选择实现参数4、运行5、保存数据并退出六、综合后仿真过程与综合前仿真相同七、用Designer进行设计实现1、运行Designer2、编译设计3、编辑引脚4、进行布局布线5、参数Back-Annotate6、保存并退出八、定时仿真与功能仿真步骤相同，只是所用的仿真文件不同。九、产生编程文件在Designer中产生