欢迎来到天天文库
浏览记录
ID:57048769
大小:379.00 KB
页数:30页
时间:2020-07-28
《电工电子实验(二)第3次课课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、数据选择和组合逻辑电路P138J1P140Y1P144J2,J3,J49/8/2021卢庆莉编写本次课的教学内容组合逻辑电路数据选择电路的设计9/8/2021卢庆莉编写P138J1设计一个组合电路,该电路有3个输入信号分别为A、B、C,有1个输出信号F,要求该电路有2个或2个以上输入信号为1时输出信号F为1。其余情况输出信号F为0。解:1、根据题意列出真值表2、根据真值表写出逻辑表达式,转化成与非式。9/8/2021卢庆莉编写9/8/2021卢庆莉编写3、画出电路原理图,标注器件型号、管脚号。9/8/2021卢庆莉编写在实验箱上搭电路:1、将稳压电源单路12V电压连接到实验
2、箱(12V正端连接实验箱+12V接线柱,12V负端连接实验箱GND接线柱),合上实验箱的电源开关,实验箱正电源的三个指示灯亮。再关闭实验箱的电源开关。2、在实验箱上两个14脚集成电路插座上插上7400和7420,缺口朝左,管脚与插口一一对齐,勿遗漏或折弯管脚。根据电路图,接上全部连接线:9/8/2021卢庆莉编写3、管脚与管脚之间注意核对脚号,连线勿插错。4、输入A、B、C分别接实验箱K1~K8中的任意3个。5、输出F接实验箱逻辑电平显示中的任意1个集成电路左上管脚连接VCC,右下管脚连接GND6、电路检查无误后合上实验箱的电源开关,通电作静态测试:按照真值表的顺序依次按动
3、连接A、B、C的开关(为电路提供000~111的输入信号)同时观察连接输出F的发光二极管的亮、灭情况(F高电平,发光二极管亮。F低电平,发光二极管灭)。其逻辑功能应与真值表完全一致。9/8/2021卢庆莉编写P140Y1有一个组逻辑电路如图4-17-3所示,①从理论上分析该电路产生的“竞争”和“冒险”属于哪种类型;②通过实验验证“毛刺”出现的位置;③修改设计以消除该电路的“毛刺”,并通过Multisim2001仿真软件验证之。逻辑险象(冒险):数字电路中出现了违背真值表所规定的逻辑电平逻辑冒险:输入信号所经路径不同而引起的冒险功能冒险:多个输入信号同时变化的瞬间,由于变化的
4、快慢不同而引起的冒险9/8/2021卢庆莉编写3、卡诺图中增加一个绿线所圈的“搭接块”(即逻辑表达式中的多余项),可消除逻辑险象,于是判断逻辑冒险:1、当逻辑函数中出现下列结果时将出现逻辑险象:0-1-0型险象1-0-1型险象2、由卡诺图可见原逻辑表达式F=AB+BC(黑色所圈)出现了“相切”的卡诺圈(红线处),相切部分未被另外卡诺圈包围,即可断定存在逻辑冒险。9/8/2021卢庆莉编写判断功能冒险:在卡诺图中:有两个或两个以上变量变化;变化前后函数值相同;若不变的输入组成的乘积项所圈的卡诺圈中有“1”也有“0”,则存在功能冒险,若取值相同,则无功能冒险。9/8/2021卢
5、庆莉编写例1、ABC从011变为101,C是不变的变量,函数值为1,圈乘积项为C的卡诺圈(红色),圈中有“1”也有“0”,则存在功能冒险。例2、ABC从100变为111,A是不变的变量,函数值为1,圈乘积项为A的卡诺圈(黑色),圈中有“1”也有“0”,也存在功能冒险。9/8/2021卢庆莉编写消除逻辑险象:增加多余项,可消除逻辑冒险输出端加滤波电容,可消除逻辑冒险和功能冒险加取样脉冲,可避免逻辑冒险和功能冒险9/8/2021卢庆莉编写9/8/2021卢庆莉编写加滤波电容C:9/8/2021卢庆莉编写增加多余项消除冒险:9/8/2021卢庆莉编写9/8/2021卢庆莉编写用数
6、据选择器设计一个组合逻辑电路,该电路的函数为P144J29/8/2021卢庆莉编写1、根据题意可得:①需使用数据选择器74151或74153。②输入为4位,输出为一位选用74151或74153芯片,都需进行降维处理。输入输出ABCDF000010001000100001100100101011011000111010001100101010010110110011101011101111102、根据F的逻辑表达式列出真值表如右表9/8/2021卢庆莉编写3、根据真值表画出卡诺图并进行降维处理输入输出ABCDF000010001000100001100100101011011
7、00011101000110010101001011011001110101110111110采用74151芯片实现电路可得74151的数据输入端为:9/8/2021卢庆莉编写画出电路图:9/8/2021卢庆莉编写对电路图进行管脚标号:9/8/2021卢庆莉编写电路装配:在实验箱16脚集成电路插座上插上74151,14脚集成电路插座上插上7404,缺口朝左,管脚与插口一一对齐,勿遗漏或折弯管脚。9/8/2021卢庆莉编写1、可作静态测试:输入(A、B、C、D)接实验箱的K1~K8任4个插孔,输出F送逻辑电平显示任1
此文档下载收益归作者所有