电工电子实验(二).ppt

《电工电子实验(二).ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、触发器实验的讲课课件卢庆莉编写8/17/2021卢庆莉编写主要授课内容：二、D触发器的应用举例三、实验内容介绍一、触发器的学习要点8/17/2021卢庆莉编写一、触发器的学习要点1、触发器功能：可记忆一位二进制数。2、基本RSFF3、常用触发器：DFF（维持—阻塞DFF）负边沿JKFF8/17/2021卢庆莉编写基本RSFF8/17/2021卢庆莉编写特征方程：(重点)功能表：8/17/2021卢庆莉编写DFF（维持—阻塞DFF）特征方程：（或次态方程）Qn+1=[D]∙CP↑式中：“CP↑”表示FF状态的变化发生在CP的上升沿。8/17/2021卢庆莉编写功能表：8/17/202

2、1卢庆莉编写二、D触发器的应用举例:例一:二分频电路(DFF处于计数状态)8/17/2021卢庆莉编写例二:用DFF接成2位二进制加法计数器Q1Q28/17/2021卢庆莉编写8/17/2021卢庆莉编写例三:用DFF接成2位二进制减法计数器8/17/2021卢庆莉编写三、实验内容介绍3bit可控延迟电路:设计一个3比特可控延时电路，该电路有一个时钟信号CP，一个串行输入信号F1，一个串行输出信号F2，F1和F2均与时钟信号CP同步，另有2个控制信号K2和K1。对该电路的逻辑功能要求是：1)当K2K1＝00时，F2＝F1，F2与F1无延时；2)当K2K1＝01时，F2比F1延迟一个

3、时钟周期；3)当K2K1＝10时，F2比F1延迟两个时钟周期；4)当K2K1＝11时，F2比F1延迟三个时钟周期。8/17/2021卢庆莉编写3bit可控延迟电路的电路模型:8/17/2021卢庆莉编写①用3个DFF实现移位寄存器设计思路：移位寄存器+数据选择器8/17/2021卢庆莉编写②用电子开关实现1bit、2bit、3bit延迟。8/17/2021卢庆莉编写最终实现3bit可控延迟器：8/17/2021卢庆莉编写序列信号有74161的Qcc产生：对所设计的电路进行管脚编号8/17/2021卢庆莉编写对电路进行管脚标号：8/17/2021卢庆莉编写画出预测波形：8/17/20

4、21卢庆莉编写思考题：1、选择题（1）触发器没有空翻（没有空翻，有空翻）；触发器可用于设计计数器和移位寄存器（锁存数据，设计计数器和移位寄存器）；触发器的触发方式边沿触发（边沿触发，电平触发）。（2）锁存器有空翻（没有空翻，有空翻）；锁存器可用于锁存数据（锁存数据，设计计数器和移位寄存器）；锁存器的触发方式电平触发（边沿触发，电平触发）。（3）CMOSFF的输入端在使用时，多余的输入端不可以悬空（不可以悬空，可以悬空）。对于与非门多余的输入端接高电平（接高电平，接地），对于或非门多余输入接地（接高电平，接地）。8/17/2021卢庆莉编写解：特征方程为：讨论：A=0时，翻转；A=1

5、时，保持。2、已知触发器电路及其输入波形如下图所示，作Q端的波形。8/17/2021卢庆莉编写3、用DFF接成2位二进制加法计数器Q1Q28/17/2021卢庆莉编写4、用DFF接成2位二进制减法计数器8/17/2021卢庆莉编写5、用JKFF和异或门构成的异步可逆计数器。X=0：（1）二位异步二进制加法计数器；X=1：（2）二位异步减法计数器。8/17/2021卢庆莉编写6、用DFF和异或门构成的异步可逆计数器。X=0：（1）二位异步二进制减法计数器；X=1：（2）二位异步加法计数器。8/17/2021卢庆莉编写7、4bit可控延迟电路:8/17/2021卢庆莉编写8、5bit可

6、控延迟电路:8/17/2021卢庆莉编写9、根据下图给出CP、F1和F2的波形，请设计电路。解：本电路是一个多输出函数，可采用74161+74138译码器实现。其中，74161可设计成M=6的加法计数器，作为74138的地址。8/17/2021卢庆莉编写