数字系统开发软件课件.ppt

《数字系统开发软件课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA数字系统开发3.1FPGA开发流程开发流程3.1FPGA开发流程1设计输入1）图形输入a）状态图输入b）波形图输入c）原理图输入2）HDL文本输入3.1FPGA开发流程2综合综合过程就是将设计者在EDA平台编辑输入的HDL文本、原理图或状态图描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转化和综合，最终获得门级电路甚至更低层的电路描述网表文件3.1FPGA开发流程2综合3.1FPGA开发流程3适配适配器也称之为综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件3.

2、1FPGA开发流程4仿真a）时序仿真。就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数。b）功能仿真就是直接对HDL、原理图描述或其他形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。3.1FPGA开发流程5编程下载将适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证6硬件测试QuartusII是Alter公司提供的FPGA/CPLD开发集成环境，它提供了与结构无关的设计环境，是设计者能方便的进行设计输入和器件编程可以操作以上所有流程3.

3、2QuartusII的使用创建工程任何一项设计都是一项工程（Project）都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹不要将工程文件夹建立在安装目录、桌面等特殊位置下打开并建立新工程管理窗口选定器件工具设置1用于选择输入的HDL类型和综合工具2选择仿真工具3选择时序分析工具都不选择表示仅选择当前Quatus2自带的所有EDA设计工具对工程进行编译处理前，必须进行必要的设置和约束Assignments—Settings编译前设置单击Device&PinOptions进行各项设置配置方式选择（Conf

4、iguration）配置器件的工作方式(General)该选项可使对FPGA配置失败后自动重新配置目标器件闲置管脚设置(UnusedPins)1、输入状态高阻态（推荐）2、输出状态低电平3、输出不定状态原理图输入法File—New命令--选择BlockDiagram选项寻找目标门电路原理图上右击鼠标Insert—Symbol或双击在元件库目录下选择器件寻找目标门电路寻找目标门电路绘制原理图连线保存（Saveas）Start—StartAnalysis语法分析引脚设置Assignment--Pins引脚设置Assignm

5、ent--Pins编译全编译将适配项目适配到FPGA/CPLD芯片中，同时产生多途径输出文件Programming—StartCompilation命令，启动全程编译下载编译仿真下载Tools—programmer或使用快捷键下载方式下载设置下载途径点击HardwareSetup下载点击start开始下载下载进程波形仿真file--new波形仿真想要观察的管脚波形区域硬件语言文本输入首先创建工程（与原理图输入法相同）file--new输入所要编的程序语言接下来的步骤与原理图输入法相同硬件语言文本输入3.3IP核概述用于

6、ASIC或FPGA中的预先设计好的电路功能模块1）软IP2）固IP3）硬IP3.3IP核概述1）软IP使用硬件语言描述的功能块3.3IP核概述2）固IP完成了综合的功能块，以网表文件的形式提交客户使用3.3IP核概述3）硬IP提供设计的最终阶段的产品---掩膜