资源描述：
《常用组合逻辑电路及MSI组合电路模块的应用课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第3章常用组合逻辑电路及MSI组合 电路模块的应用3.1编码器和译码器3.2加法器和比较器3.3数据选择器和数据分配器3.1.2译码器译码是编码的逆过程,是将二进制代码所表示的相应信号或对象“翻译”出来。具有译码功能的电路称为译码器。常见的译码器有二进制译码器、二—十进制译码器和显示译码器等。1.二进制译码器具有n个输入,2n个输出,能将输入的所有二进制代码全部翻译出来的译码器称为二进制译码器。图3―11是三位二进制译码器的框图。它有三个输入、八个输出,因此也称为3线-8线译码器。二进制译码器假定输入的任何组合都可能出现,且每一个输出对应一个输入组合。表3
2、―6所示为一个三位二进制译码器的真值表。图3―113位二进制译码器的框图表3―6三位二进制译码器的真值表由表3―6真值表可以写出如下逻辑表达式:图3―12是三位二进制译码器的逻辑图。图3―12三位二进制译码器的逻辑图2.二—十进制译码器将十个表示十进制数0~9的二进制代码翻译成相应的输出信号的电路称为二—十进制译码器。图3―13是二—十进制译码器的框图,它有四个输入、十个输出,因此也称为4线-10线译码器。假定1010~1111共六个输入组合不会出现,每一个输出对应一个可能出现的输入组合,则二—十进制译码器的真值表如表3―7所示。利用约束项,通过化简,得到
3、如下表达式:图3―13二—十进制译码器的框图图3―14为二—十进制译码器的逻辑图。图3―14二—十进制译码器的逻辑图表3―7二—十进制译码器的真值表3.显示译码器在数字系统中,经常需要将数字、文字、符号的二进制代码翻译成人们习惯的形式,直观地显示出来,以便掌握和监控系统的运行情况。把二进制代码翻译出来以供显示器件显示的电路称为显示译码器。设计显示译码器时,首先要了解显示器件的特性。常用的显示器件有半导体显示器件和液晶显示器件,它们都可以用TTL和CMOS电路直接驱动。显示译码器有很多种类,BCD-七段显示译码器是其中一种常用的显示译码器。BCD-七段显示译
4、码器如图3―15所示。该显示译码器有四个输入,七个输出。输入为0~9这十个数字的BCD码;输出用来驱动七段发光二极管(LED),使它发光从而显示出相应的数字。假定驱动信号为0时,发光二极管发光,也就是说,如要a段发光,需要Ya为0。根据显示器件的驱动特性,可以列出如表3―8所示的真值表,表中假定1010~1111共六个输入组合不会出现。图3―15BCD-七段显示译码器表3―8BCD-七段显示译码器的真值表利用约束项,通过化简,得到如下表达式:图3―16为BCD-七段显示译码器的逻辑图。图3―16BCD-七段显示译码器的逻辑图4.MSI74138译码器741
5、38是3线-8线二进制译码器,它有三个输入和八个输出,输入高电平有效,输出低电平有效。74138有三个使能输入端S1、和,只有当S1=1，同时时,译码器工作，否则,译码功能被禁止。74138译码器的引脚图和逻辑符号如图3―17所示,真值表如表3-9所示。图3―1774138译码器引脚图和逻辑符号(a)引脚图;(b)逻辑符号表3―974138译码器的真值表当时,由74138译码器的真值表可以得到如下输出逻辑表达式:5.用MSI译码器实现组合逻辑函数我们知道,任一组合逻辑函数均可以写成最小项之和的形式（标准与或表达式）,也可以写成最大项之积的形式（标准或与表
6、达式）。而二进制译码器的输出提供了其输入变量所有不同的最小项（或最小项的反——最大项）,因此,可以利用译码器来实现组合逻辑函数。用普通二进制译码器实现组合逻辑函数的一般步骤如下:（1）根据译码器输出的特点（最小项或最大项）,将要实现的逻辑函数转换成相应的形式。（2）将相应的输出端信号进行相或或相与。【例3.1】用74138实现逻辑函数。解:74138的输出为输入的各个不同的最大项（最小项的反）,因此，可将F写成最大项（或最小项的反）的形式:实现电路如图3―18所示。图3―18例3―1的逻辑电路(a)方案一;(b)方案二(2)用3线-8线译码器扩展成4线-1
7、6线译码器。图3.20所示为两片3线-8线译码器构成的4线-16线译码器。新增的输入A3作为最高位地址输入端。当A3=0时，片Ⅰ正常工作，片Ⅱ被封锁；当A3=1时，片Ⅰ被封锁，片Ⅱ正常工作。请读者自己分析并写出真值表。图3.203线-8线译码器扩展成4线-16线译码器
