数字系统设计与VHDL11 DSP Builder设计初步课件.ppt

数字系统设计与VHDL11 DSP Builder设计初步课件.ppt

ID:57001308

大小:1.21 MB

页数:35页

时间:2020-07-26

数字系统设计与VHDL11 DSP Builder设计初步课件.ppt_第1页
数字系统设计与VHDL11 DSP Builder设计初步课件.ppt_第2页
数字系统设计与VHDL11 DSP Builder设计初步课件.ppt_第3页
数字系统设计与VHDL11 DSP Builder设计初步课件.ppt_第4页
数字系统设计与VHDL11 DSP Builder设计初步课件.ppt_第5页
资源描述:

《数字系统设计与VHDL11 DSP Builder设计初步课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第11章DSPBuilder设计初步11.1DSPBuilder设计流程概述1.在MATLAB/Simulink中设计模型11.1DSPBuilder设计流程概述2.把DSPBuilder模型转化为FPGA设计模型构建完毕,仿真的结果也符合要求后,可通过DSPBuilder库中的SignalCompiler模块把模型转化为VHDL语言源文件,再后台调用QuartusII软件对模型编译。DSPBuilder在编译的过程中还可以生成测试平台文件和Tcl脚本。通过转化模型我们得到了硬件描述语言形式的FPG

2、A设计。11.1DSPBuilder设计流程概述3.系统验证和构建模型转化为FPGA设计之后,还可以利用生成的测试平台文件和Tcl脚本结合ModelSim软件对模型进行RTL级仿真和验证。系统验证结果符合设计要求后,DSPBuilder调用QuartusII对设计进行综合和布局布线,最后就可以生成可供下载的.sof或.pof格式文件了。也许DSPBuilder设计模型并不是最顶层的设计,它只是作为一个子系统,那么在上层设计中我们可以调用模型转化得到的VHDL源文件方式,也可用SOPCBuilder工

3、具将DSPBuilder设计整合到更高层次的系统中。11.2DSPBuilder设计流程示例本节通过一个完整的例子说明DSPBuilder的详细设计流程。设计流程示例的目的是熟悉基本元件的设置和使用,包括模块的添加、重命名,参数的设置,模块之间的连接等等,了解DSPBuilder设计的思路和步骤。图11.2设计示例的DSPBuilder原理图11.2DSPBuilder设计流程示例11.2.1建立一个新的模型(按照如下的步骤建立一个新的模型,详见书中描述)1.新建一个模型设计文件2.在设计中添加基本

4、时钟3.加入正弦波(SinWave)模块4.加入SinIn输入引脚5.加入Delay(延时)模块6.加入Adder(加法器)模块7.添加SinOut和SinDelay输出引脚8.添加Mux9.添加随机数(RandomNumber)模块10.NoiseIn和NoiseOut模块11.Increment模块12.Product(乘法器)模块13.SinAmpMod输出引脚14.Scope(示波器)模块11.2DSPBuilder设计流程示例11.2.2在Simulink中仿真模型图11.18打开Conf

5、igurationParameters菜单11.2DSPBuilder设计流程示例11.2.2在Simulink中仿真模型图11.19ConfigurationParameters对话框Solver选项设置页面11.2DSPBuilder设计流程示例11.2.2在Simulink中仿真模型图11.20仿真后的示波器波形11.2DSPBuilder设计流程示例11.2.3编译模型1.简单的步骤图11.21SignalCompiler模块参数设置对话框图11.22编译信息(Messages)窗口11.2

6、DSPBuilder设计流程示例11.2.3编译模型2.高级的步骤高级的步骤如图11.23,其实就是把简单的步骤中的第一步编译设计模型分成了三步:分析(Analyze)→综合(Synthesis)→适配(Fitting),我们可以得到更加详细的反馈信息,完成上三步之后是扫描Jtag接口,最后点击“Program”把设计下载到FPGA中去了。11.2DSPBuilder设计流程示例11.2.4RTL级仿真1.向模型文件中添加AltLab子集中的TestBench模块,图11.23Advanced(高级

7、)选项卡图11.24TestBench模块11.2DSPBuilder设计流程示例11.2.4RTL级仿真2.双击此模块出现如图11.25所示的TestBenchGenerator对话框,确保Parameters部分的EnableTestBenchGeneration是选上的();图11.25TestBenchGenerator对话框11.2DSPBuilder设计流程示例11.2.4RTL级仿真图11.26GenerateHDL的报告信息图11.27安装ModelSim6.4a软件11.2DSP

8、Builder设计流程示例11.2.4RTL级仿真图11.28ModelSim波形窗口11.2DSPBuilder设计流程示例11.2.4RTL级仿真图11.30最终显示的波形11.2DSPBuilder设计流程示例11.2.5将DSPBuilder模型加入已有的QuartusII工程1.按照如下步骤建立一个新的QuartusII工程图11.32新建一个QuartusII工程11.2DSPBuilder设计流程示例11.2.5将DSPBuilder模型加入已有的Qua

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。