基于DSP Builder数字信号处理课程设计

《基于DSP Builder数字信号处理课程设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、上海电力学院基于DSPBuilder数字信号处理课程设计实验名称：AM调制FM调制及DDS信号专业：通信工程姓名：　班级：学号：13一、设计目的通过本次课程设计，巩固已学数字电路与逻辑设计的理论知识，掌握数字信号处理方法，引导学生从功能设计转向系统设计，掌握由现场可编程逻辑器件实现数字信号处理的方法，掌握现场可编程逻辑器件的应用设计，从而拓宽数字技术及处理的知识和设计能力，提高学生动手能力，培养学生分析问题与解决问题的能力。二、设计内容本设计利用FPGA开发软件QuartusII，DSPBUILDER，MATLAB，设计实现各类波形信号

2、的发生电路，如AM调制、FM调制、DDS控制等，进行引脚锁定、全编译通过后，完成FPGA器件CycloneII的配置工作，并在MatlabSimulink中使用Scope显示仿真结果，在DE2开发板上下载并通过七段数码管，显示波形情况。三、设计要求1.独立完成AM调制、FM调制、DDS控制电路的设计、译码显示电路的设计。2.熟悉QuartusII，DSPBUILDER，MATLAB环境下系统开发设计流程。3.在DE2上验证设计结果，并认真写出设计报告。四、设计原理及步骤（一）.AM调制的设计AM幅度调制函数信号可以用式来表述，其中，、、

3、分别是被调制的载波信号，需要被调制的信号和调制后AM的输出信号，它们都是有符号数，m是调制度，。s（t）=m（t）*sin（t）其中m（t）是1或者是0，sin（t）是载波观察s（t）如果有波形输入的是1没波形是0。13基于DSPBuilder的数字的AM系统如下图所示元器件的主要参数设定在这里省略介绍仿真如下图所示：通过matlab转化成VHDL语言通过Quartus2并下到板上验证，在这里需要添加几个模块一是分频器因为我们晶振频率较高反映在数码管上分辨不出所以叫频率降低，二是把8位的二进制传化成三位的十进制数，三是把十进制的数显示在

4、数码管上；最后通过引脚分配输入端口有时钟clock、使能端sw，一个数字输入拨码开光，输出有四个数码管显示。13通过图形编辑法最终的实现电路为下图所示：Rom中的mif表格：13分配引脚：波形仿真：13下载到板上进行验证:可以看到的数码管的数字在以不同的值在跳动，调制前的数据没有变，调制后的数据和0交替跳动，因为输入的数字信号是1和1交替变化的，因此出现了这样的结果。（二）．DDS控制电路的设计DDS，即直接数字合成器，是采用数字技术的一种新型频率合成技术，他通过控制频率、相位增量的步长，产生各种不同频率的信号。它的优点在于：有较高的频

5、率分辨率；可以实现快速的频率切换；在频率改变时能够保持相位的连续；很容易实现频率、相位和幅度的数控调制等。目前可采用专用芯片或可编程逻辑芯片实现DDS，专用的DDS芯片产生的信号波形、功能和控制方式固定，常不能满足具体需要。FPGA具有器件规模大、工作速度快及可编程的硬件特点，并且开发周期短，易于升级，因为非常适合用于实现DDS。 DDS（直接数值合成器）信号发生器，通过不同的频率控制字产生各种不同频率的信号。主要由16位加法器、16位寄存器正弦波形数据查找表（LUT）、频率控制字组成，并且其输出计算波形为：。2.1DDS原理：DDS的

6、结构原理图如图2.1所示，DDS以数控振荡器的方式，产生频率、相位和幅度可控的正弦波。电路包括了相位累加器、相位调制器、正弦ROM查找表、基准时钟源等组成。其中前三者是DDS结构中的数字部分，具有数字控制频率合成的功能。13基准时钟相位字输入频率字输入相位累加器正弦ROM查找表相位调制器D/A图2.1基本DDS结构框图如图2.1所示，DDS系统的核心是相位累加器，完成相位累加过程。在基准时钟的控制下，频率控制字由累加器累加，以得到相应的相位数据，相位调制器接收相位累加器的相位输出，主要用于信号的相位调制，其输出的数据作为取样地址来寻址正

7、弦ROM查找表，完成相位-幅度变换，输出不同的幅度编码；再经过D/A转换器得到相应的阶梯波；最后经低通滤波器对阶梯进行平滑处理，即可得到由频率控制字决定的连续变换输出的正弦波。由以上原理可以得到DDS的输出频率，式中，是频率的控制字，它与系统时钟频率呈正比；是系统基准时钟的频率值；是相位累加器数据位宽，也是频率输入字的数据位宽。2.2DSPBuilder简介 ：DSPBuilder是美国Altera公司推出的一个面向DSP开发的系统级工具，他作为Matlab的一个Simulink工具箱，使得用FPGA设计DSP系统完全通过Simulin

8、k的图形化界面进行建模、系统级仿真，设计模型可直接向VHDL硬件描述语言转换，并自动调用QuartusⅡ等EDA设计软件，完成综合、网表生成以及器件适配乃至FPGA的配置下载，使得系统描述与硬件实现有机的融