微电子器件封装第2章课件.ppt

《微电子器件封装第2章课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章封装的电设计2.0.封装的电设计概述；2.1.电的基本概念；2.2.封装的信号传输；2.3.互连接的传输线理论；2.4.互连接线间的干扰；2.5.电力分配的电感效应11.封装的电设计的目的?♣确定封装中的电信号和供电的路径；♣确定电路内连接的几何图形并选择合适的封装材料；♣确定无源器件以及光波导的埋封工艺；……2.封装的电设计功能?简单的讲：主要是分配电信号和提供电力分配。【复习提问】3.何为寄生电路？寄生参数有？所谓寄生电路，是指由寄生参数（分布参数）构成的，很容易被人忽略而又存在的电路。寄生参数包

2、括：寄生电容、寄生电感、泄漏电阻、导线内阻等等。2第二章封装的电设计2.0.封装的电设计概述；2.1.电的基本概念；2.2.封装的信号传输；2.3.互连接的传输线理论；2.4.互连接线间的干扰；2.5.电力分配的电感效应32.4.互连接线间的干扰（串线）串线：在均一环境中的两个相邻传输线之间会出相互之间的信号干扰，信号的能量会从一条线转移到另一条线上。称为线间耦合或串线。串线产生的原因：线之间的电容和电感的相互耦合！信号传送：就是是指令数据由一点传输到另一点。激励器接收器互连接42.4.互连接线间的干扰（串

3、线）被动线的向前近端干扰参数：əVinc(t-l/vp)v2(l,t)=KF×2τlətτ=√LC，KF=¼(E/C-M/L)其中：被动线的向后远端干扰参数：v2(0,t)=KR[Vinc(t)-Vinc(t–2l/vp)]KR=¼(E/C+M/L)其中：5为避免串线，电设计基本原则：♥缩小电压的不匹配反射；♥减少印刷电路板相邻信号线之间的信号串线；♥减少芯片与芯片之间的信号延迟；♥采用三方位的封装技术；♥防止信号界面速度的衰减；♥设置多重电源层、接地层及多个高频去耦和电容；♥减少信号线的电容性负载；♥减少

4、终端对印刷电路板的介电性和互连接性能影响；♥减少印刷电路板的厚度……62.5.电力分配的电感效应电力分配IR电压降电感效应封装中对其有影响金属件：互联通道、互连接及金属层。2.5.1电感效应磁场强度（H）磁导率（μr）=磁通密度（Φ）H×μr=ΦΦ/I=L磁通密度（Φ）÷电流（i）=电感（L）7L1VloadVsupplyPMOS晶体管L2Ri（t）电感体的电压与电流的关系：V=LdidtVsupply=（L1+L2）didt+Ri（t）Vload(t)=Vsupply(1-e-t/τ)u(t)i(t)=

5、Vsupply(1-e-t/τ)u(t)/Rτ=L1+L2R82.5.2有效电感L1VloadVsupplyPMOS晶体管L2Ri（t）Vsupply=（L1+L2-2M）didt+Ri（t）Leff=L1+L2-M1-M2=L1+L2-2Mτ=L1+L2-2MR9ΔVp芯片负载VddPMOS晶体管RΔVG＋＋--Q=CVddΔI=CVdd/ΔIΔItotal=NCVdd/ΔI电感电压降与供电电源和芯片终端间电压降等效！ΔItotal=ΔVddΔt/LeffLeff=ΔVdd(Δt)2/NCVddLeff≤

6、ΔVdd(Δt)2/NCVdd2.5.3电感与噪声的关系芯片电路电感10Leff≤ΔVddZ0Δt/NVdd2.5.3电感与噪声的关系输出激励器电感2.5.4供电的噪声即因电流的转换而引起的感生电压波动。Delta-I(ΔI)噪声ΔV=dIdtLeff供电噪声的危害：（1）产生小的输出电流，增加延迟；（2）造成错误开关。112.5.5电感、噪声的调控☻改善供电和接地引线的结构和尺寸；☻降低供电和接地线网络的自感和互感；☻设置去耦合电容。降低系统中回路的电流量。电容Cp和电感2LP的共振：CL1Vsupply

7、L2LpLGCP2Л√2LPCPfmax=1122Л√2LPCPfmax=1去耦合电容的分类：♣低频电容：fmax=100MHz，装在印刷板上；♣中频电容：fmax=500MHz，装在封装上；♣高频电容：fmax﹥1GHz，埋在晶体芯片内。平面电容dC=εωl大的平面面积和小的平面间距可以得到最大的电容量！132.5.6电磁干扰（EMI）辐射/电磁场与噪声的电流频率、电流的大小以及载体的面积成正比。电磁干扰（EMI）的控制：□设置合适的去耦合电容；□减小电流回路尺寸；□降低电流强度和噪声频率；□正确选择和放

8、置接地引脚。14小结封装的电设计概述；封装的信号传输；互连接的传输线理论；互连接线间的干扰（串线）；电力分配的电感效应15作业1、如何减少互连接线间的干扰？2、简述电感、噪声及电磁干扰的防控。16