单片机接口技术及原理 第4章 并行接口和中断系统课件.ppt

单片机接口技术及原理 第4章 并行接口和中断系统课件.ppt

ID:56974005

大小:874.50 KB

页数:81页

时间:2020-07-25

单片机接口技术及原理 第4章  并行接口和中断系统课件.ppt_第1页
单片机接口技术及原理 第4章  并行接口和中断系统课件.ppt_第2页
单片机接口技术及原理 第4章  并行接口和中断系统课件.ppt_第3页
单片机接口技术及原理 第4章  并行接口和中断系统课件.ppt_第4页
单片机接口技术及原理 第4章  并行接口和中断系统课件.ppt_第5页
资源描述:

《单片机接口技术及原理 第4章 并行接口和中断系统课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、单片机原理、接口及应用第4章并行接口及中断系统林海波★单片机的并行接口P0~P3★PO~P3端口的功能和内部结构★PO~P3端口的编程★用并行口设计LED数码显示和键盘电路★并行接口小结★MCS-51单片机的中断系统★中断的基本概念★中断的系统结构★中断的响应过程★中断的的应用编程★小结内容提要4.1单片机的并行接口接口P0~P3MCS-51单片机有P0、P1、P2、P3四个8位双向I/O口,每个端口可以按字节输入或输出,也可以按位进行输入或输出,四个口共32根口线,用作位控制十分方便。P0口为三态双向口,能带8个TTL电路;P1、P2、P3口为准双向

2、口,负载能力为4个TTL电路。4.1.1PO~P3端口的功能和内部结构4.1.1.1PO~P3接口功能大多数口线都有双重功能,具体介绍如下:P0口—1.作为输入/输出口。2.作为地址/数据总线,接外围芯片时P0口分时输出低8位地址与数据信号。P1口—1.作为输入/输出口。2.在增强型(52系列)和ISP型(在系统编程型)中有如下功能:P1.0T2引脚,定时/计数器2外部计数脉冲输入P1.1T2EX引脚,定时/计数器2触发和方向控制P1.5MOSI引脚,在系统编程数据输入P1.6MISO引脚,在系统编程数据输出P1.7SCK引脚,在系统编程时钟输入P2口

3、—1.作为输入/输出口。2.作为高8位地址总线。P3口—P3口为双功能1.作第一功能使用时,其功能为输入/输出口。2.作第二功能使用时,每一位功能定义如下表所示:RD(外部数据存储器读选通信号输入)P3.7WR(外部数据存储器写选通信号输入)P3.6T1(定时器1外部计数脉冲输入)P3.5T0(定时器0外部计数脉冲输入)P3.4P3.3P3.2TXD(串行输出线)P3.1RXD(串行输入线)P3.0第二功能端口引脚INT0(外部中断0输入线)INT1(外部中断1输入线)4.1.1.2端口的内部结构四个端口的一位结构见图5.1,同一个端口的各位具有相同的

4、结构。由图可见,四个端口的结构有相同之处:依据每个端口的不同功能,内部结构亦有不同之处,以下重点介绍不同之处。都有两个输入缓冲器,分别受内部读锁存器和读引脚控制信号的控制。都有锁存器(即专用寄存器PO~P3)都是场效应管输出驱动。1.P0口P0口的输出驱动电路由上拉场效应管T1和驱动场效应T2组成,控制电路包括一个与门,一个非门和一个模拟开关MUX。QPO作I/O口使用CPU发控制电平“0”封锁与门,使T1管截止,同时使MUX开关同下面的触点接通,使锁存器的Q与T2栅极接通。当CPU向端口输出数据时,写脉冲加在锁存器的CL上、内部总线的数据经反相,再

5、经T2管反相,PO口的这一位引脚上出现正好和内部总线同相的数据。由于输出驱动级是漏极开路电路(因T1截止),在作I/O口使用时应外接10K的上拉电阻。当输入操作时,端口中两个三态缓冲器用于读操作。缓冲器2用于读端口引脚的数据。当执行端口读指令时,读引脚脉冲打开三态缓冲器2,于是端口引脚数据经三态缓冲器2送到内部总线。缓冲器1用于读取锁存器Q端的数据。当执行“读-修改-写”指令(即读端口信息,在片内加以运算修改后,再输出到该端口的某些指令如:ANLPO,A指令),即是读的锁存器Q的数据。这是为了避免错读引脚的电平信号,例如用一根口线去驱动一个晶体管基极

6、,当向口线写“1”,晶体管导通,导通的PN结会把引脚的电平拉低,如读引脚数据,则会读为0,而实际上原口线的数据为1。因而采用读锁存器Q的值而避免了错读。究竟是读引脚还是读锁存器,CPU内部会自行判断是发读引脚脉冲还是读锁存器脉冲,读者不必在意。应注意,当作输入端口使用时,应先对该口写入“1”使场效应管T2截止,再进行读入操作,以防场效应管处于导通状态,使引脚箝位到零,而引起误读。当PO口作地址/数据线使用时,CPU及内部控制信号为“1”,转换开关MUX打向上面的触点,使反相器的输出端和T2管栅极接通,输出的地址或数据信号通过与门驱动T1管,同时通过反相

7、器驱动T2管完成信息传送,数据输入时,通过缓冲器进入内部总线。P1口作通用I/O口使用,因电路结构上输出驱动部分接有上拉电阻。当作输入时,同PO一样,要先对该口写“1”。Q2.P1口P1口的结构见下图3.P2口P2口的位结构比P1多了一个转换控制部分,当P2口作通用I/O口时,多路开关MUX倒向左;当扩展片外存贮器时,MUX开关打向右,P2口作高八位地址线输出高八位地址信号。其MUX的的倒向是受CPU内部控制的。应当注意:当P2口的几位作地址线使用时,剩下的P2口线不能作I/O口线使用。4.P3口P3口P3口为双功能I/O口,内部结构中增加了第二输入/

8、输出功能。当作为普通I/O口使用时,第二输出功能端保持“1”,打开与非门3,用法同P1口。当作

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。