薄厚膜集成电路课件.ppt

薄厚膜集成电路课件.ppt

ID:56962600

大小:8.96 MB

页数:42页

时间:2020-07-22

薄厚膜集成电路课件.ppt_第1页
薄厚膜集成电路课件.ppt_第2页
薄厚膜集成电路课件.ppt_第3页
薄厚膜集成电路课件.ppt_第4页
薄厚膜集成电路课件.ppt_第5页
资源描述:

《薄厚膜集成电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、无极性电容由两个背靠背的极性电容器串联而成交流电压的每个半波中,都有一只电容器承受反向电压,处于正偏的电容器限制了反向偏压电容器的漏电流,保护它免受电击穿两个相同大小的电容器串联,使总电容量减小为一个电容器容量的一半薄膜电容器的微调电容器的容量精度,除了受到电容器有效面积精度的影响外,还随介质层厚度和介电常数的变化而变化。后两者在工艺过程中都不好直接进行测量和监控,这就要考虑电容器的微调。薄膜电容器的微调方法与图形:电容器的微调是通过减小电容器的有效面积,即一般减小电容器上电极图形的面积来实现的。设计的电容器初始容量

2、要比标称容量大。下图是一个微调图形,它包括一个主电容器和n个小的指形电容器。主电容器的容量为标称值的95%,n个指形小电容为标称值的10%,利用切断个别指形上电极的方法,可将容量调整到0.2%的精度。d.对于交叉电极图形的薄膜电容器,采用电火花进行微调,可以不设计专门的微调图形,只需将电容器的有效面积设计略大,微调时,用电火花烧去一些面积。四、厚膜电容厚膜电容的特点:a.由于工艺的限制,厚膜电容器的介质层很难做的很薄(如3微米以下),因此限制了大容量厚膜电容器的制造。b.厚膜电容器的端面存在台阶,使介质层变薄,加上端

3、面处两电极间电场局部集中,容易造成介质层击穿而短路。(台阶效应在薄膜电容器中也存在,但在厚膜电容器中表现更为突出)厚膜电容的一种改进方法:a.先在下电极上用电镀等化学方法形成一个Al/Ti/Ta之类的可供阳极氧化的金属层。b.对电镀层进行阳极氧化,通过简单的控制可以得到几千的无针孔氧化膜介质层,获得比较高的比容,也可以表较好地控制容量精度。c.在介质膜上再用蒸发、溅射、电镀或印刷烧结等方法形成上电极,从而构成一个完整的电容器。这种设计混合采用了薄、厚膜工艺,提高了工艺的复杂度,甚至于控制不严格就会使电路的成品率大为下

4、降。因此,目前厚膜混合集成电路中的电容器多倾向于采用外贴分立元件。例.试用的SiO材料作介质,设计一个交叉电极图形的180pF的薄膜电容器。解:根据题意,所以有效面积显然,能满足这个面积的长宽组合是各种各样的。如下图,图中上下电极超出其有效面积的部分,是为了照顾工艺误差而留出的边缘,一般不小于0.2mm,同样,介质薄膜每边也要超出有效面积部分0.2mm以上。五、膜电感器的设计电感是衡量线圈产生电磁感应能力的物理量。给一个线圈通入电流,线圈周围就会产生磁场,线圈就有磁通量通过。通入线圈的电流越大,磁场就越强,通过线圈的

5、磁通量就越大。通过线圈的磁通量和通入的电流是成正比的,它们的比值叫做自感系数,也叫电感,即线圈的品质因数Q用来表示线圈损耗的大小,Q值越高,回路的损耗越小。其中为工作角频率;R为线圈的总损耗电阻,它是由直流电阻,高频电阻介质损耗等所组成。对膜电感器,总希望它稳定性好,电感量能够满足电路的需要,Q值高且容易制造。膜电感器采用较多的图形有方螺旋和圆螺旋两种,其中方螺旋更常见一些。设方螺旋的边长为D(cm),S()是方螺旋占据的全部面积L(H)是电感量;是螺旋线条的长度;w(cm)是螺旋线条的宽度;是螺旋线条的间距;n是螺

6、旋的砸数。它们之间满足以下一些关系:(16)(17)(18)经验公式:(19)实际中,通常取,(19)式变为:(20)方形膜电感的电感量一般为几十到几百纳亨,Q值为几十。膜电感的特性:为减小混合集成电路的体积而减小膜电感器的尺寸时,电感量也随之减小;为了补偿这种损失而减小线条宽度和间隔宽度以增加匝数时,可用最小线宽和间距又受到工艺条件的限制。膜电感的导体寄生电阻大,使Q值大为降低c.膜电感的平面结构造成的电磁泄漏大,容易引起与其他导体、元件的寄生耦合基于以上原因,目前在混合集成电路中倾向于尽量避免使用膜电感器。六、膜

7、导体的设计薄厚膜混合集成电路中导体的主要作用:膜式元器件之间的互连线,以及电阻器的引出端;外贴分立元件的焊接区;外引出线的焊接区;膜电容器的上下电极;膜电感器的螺旋条纹。针对以上应用,膜导体必须达到以下要求:电阻率低;与基片和介质材料附着牢固;电性能稳定;与其他膜式元件搭接和焊接性能良好;容易成膜;有时还要求能够电镀加厚(厚膜电容的阳极氧化)在设计中,膜导体需注意的事项:膜导体的方阻通常应低于0.1欧/方,如果为了降低方阻而过分增加厚度,会产生大的应力,使其对基片的附着性能变坏;若以很窄的线宽设计很长的导体,会引入相

8、当大的寄生串联电阻。例如,以0.1欧/方的Cr-Au材料设计宽0.2mm,长8mm的薄膜导体,具有4欧的电阻,会给电路性能带来很大影响。c.导体一般应设计的宽而短。可将导体电阻归入与之串联的电阻器中予以补偿。d.两导体之间应避免交叉,无法避免时,可设计成绝缘交叉进行跨接,即在下导体上覆盖一层绝缘膜,然后再形成与之交叉的上导体。e.仅在必须时才利

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。