电子科大微固学院专业课集成电路原理与设计课件第二章――考研专业课科目.ppt

《电子科大微固学院专业课集成电路原理与设计课件第二章――考研专业课科目.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、*1王向展第二章双极型逻辑集成电路§2.1双极型IC的寄生效应2.1.1集成npn的结构与寄生效应§2.2TTL电路的结构特点及工作原理2.2.1标准TTL电路2.2.2抗饱和TTL电路–S/LSTTL§2.3ECL电路2.3.1ECL的原理门电路2.3.2典型的ECL门电路（教材第2、4、5、6章）*2王向展本章重点1、双极集成电路的寄生效应2、TTL、S/LSTTL、AS/ALSTTL、ECL电路的电路结构，工作原理和特点的分析与比较。*3王向展双极型逻辑IC的分类根据电路工作在输出特性曲线的不同区域，可分为饱和型和非饱和

2、型两大类。饱和型逻辑IC-以关态对应截止态，以开态对应饱和态而工作的双极型逻辑IC。特点：输出电平稳定逻辑摆幅大电路结构简单(与非饱和相比)功耗较低(与非饱和相比)使用方便饱和时基区少子存在存贮效应，开关速度慢*4王向展主要包括：电阻-晶体管逻辑RTL1961二极管-晶体管逻辑DTL、HTL1962晶体管-晶体管逻辑TTL1962集成注入逻辑I2L1972抗饱和逻辑：肖特基二极管箝位TTL（STTL）1969低功耗STTL（LSTTL）1971先进LSTTL/STTL（ALSTTL/ASTTL）1979发射极功能逻辑EFL*5

3、王向展非饱和型逻辑IC-关态对应于截止态，而开态对应于线性放大区。特点：无少子存贮效应，工作速度快电路结构复杂逻辑摆幅小功耗较大主要包括发射极耦合逻辑ECL互补晶体管逻辑CTL非阈值逻辑NTL多元逻辑DYL*6王向展§2.1双极型IC的寄生效应2.1.1集成npn的结构与寄生效应一、集成npn管的有源寄生效应（教材2.2）图2.1集成npn晶体管的结构特点和有源寄生效应（教材第2章）*7王向展寄生pnp管处于放大区的三个条件：(1)EB结正偏（即npn管的BC结正偏）(2)BC结反偏（即npn管的CS结反偏）(3)具有一定的电

4、流放大能力（一般pnp≥1~3）其中，条件(2)永远成立，因为pn结隔离就是要求衬底P+隔离环接到最低电位。条件(3)一般也很容易达到。条件(1)能否满足则取决于npn管的工作状态。条件(1)的满足：①npn管饱和；②利用BC结做二极管且处于正偏；③npn反向运用。*8王向展npn管工作于截止区VBC(npn)<0VEB(pnp)<0VBE(npn)<0，VCS(npn)>0VBC(pnp)>0pnp截止npn管工作于放大区VBE(npn)>0VBC(npn)<0VEB(pnp)<0VCS(npn)>0VBC(pn

5、p)>0pnp截止*9王向展npn管工作于饱和区VBE(npn)>0VBC(npn)>0VEB(pnp)>0VCS(npn)>0VBC(pnp)>0pnp处于放大区npn管工作于反向工作区VBE(npn)<0VBC(npn)>0VEB(pnp)>0VCS(npn)>0VBC(pnp)>0pnp处于放大区*10王向展抑制寄生效应的措施：（1）在npn集电区下加设n+埋层，以增加寄生pnp管的基区宽度，使少子在基区的复合电流增加，降低基区电流放大系数；同时埋层的n+扩散区形成的自建减速场也有一定的降低的作用

6、。（2）可采用外延层掺金工艺，引入深能级杂质，降低少子寿命，从而降低。（3）还应注意，npn管基区侧壁到P+隔离环之间也会形成横向pnp管，必须使npn管基区外侧和隔离框保持足够距离。*11王向展二、集成npn管的无源寄生效应（教材2.3）图2.2标有寄生元件的集成npn管的剖面图*12王向展三、抑制无源寄生效应的措施（P23减小rCS措施）图2.3采用集电极接触孔磷穿透工艺的集成晶体管剖面图*13王向展图2.4采用等平面工艺后的截面积比较（a）平面型；（b）等平面型等平面工艺与介质隔离*14王向展U型槽隔离图2.5采

7、用U型槽隔离技术的晶体管结构*15王向展§2.2TTL电路的结构特点及工作原理2.2.1标准TTL电路（教材4.1.1）图2.6标准SN54/74TTL门电路（教材第4章）*16王向展1、电路特点输入级采用多发射极管，在电路截止瞬态，T1对T2基极有很强的反抽作用上升时间r。输入端接反偏二极管，可将输入负向电压箝位在-1.5V（二极管有寄生串联电阻），使电路抗负向脉冲干扰能力提高。输出级采用图腾柱结构（推挽），T3-D1和T5交替工作功耗，速度。由于输出低电平时T5处于饱和态，在向高电平转换时，基区少子存贮电荷只有

8、通过R3泄放（D1也存在此问题），速度较慢，影响上升时间。*17王向展2、TTL电路的不足与改进措施由上面的分析可见：欲使电路速度tpd=(tpLH+tpHL)/2下降，即tpHL输出管驱动电流，即IB饱和深度超量存贮电荷tpLHtpLH饱和深度