电子技术第21章触发器和时序逻辑电路课件.ppt

ID:56931071

大小:1.64 MB

页数:53页

时间:2020-07-21

电子技术第21章触发器和时序逻辑电路课件.ppt_第1页
电子技术第21章触发器和时序逻辑电路课件.ppt_第2页
电子技术第21章触发器和时序逻辑电路课件.ppt_第3页
电子技术第21章触发器和时序逻辑电路课件.ppt_第4页
电子技术第21章触发器和时序逻辑电路课件.ppt_第5页
资源描述:

《电子技术第21章触发器和时序逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第21章触发器和时序逻辑电路21.1双稳态触发器21.2寄存器21.3计数器21.4555定时器及其应用21.5应用举例电路的输出状态不仅取决于当时的输入信号,而且与电路原来的状态有关,这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点:下面介绍双稳态触发器,它是构成时序电路的基本逻辑单元。21.1双稳态触发器特点:1.有两个稳定状态“0”态和“1”态;2.能根据输入信号将触发器置成“0”或“1”态;3.输入信号消失后,被置成的“0”或“1”态能保存下来,即具有记忆功能。双稳态触发器:是一种具有记忆功能的逻辑单元电路,它能储存一位二进制码。基本R-S触发

2、器21.1.1RS触发器输出端输入端逻辑状态相反触发器的状态:Q=1Q=0Q=1Q=0◆规定:Q端的状态为触发器的状态。G2&QQRDSD&G1图21.1.1与非门组成的基本RS触发器“0”态“1”态1.基本RS触发器1110011110010001010101→0→1010011→1→0G2&QQRDSD&G1RDSDQnQn+1◆规定:Qn为原来的状态,Qn+1为新的状态或次态Qn→1100110→0001001→1→11→00G2&QQRDSD&G1RDSDQnQn+11110010001010101Qn0→1→0110110101→100110→1→0G2&

3、QQRDSD&G1RDSDQnQn+11110010001010101Qn0100相等了!破坏了逻辑状态!0110→1→1G2&QQRDSD&G1RDSDQnQn+11110010001010101Qn01禁用低电平有效!直接置0端直接复位端直接置1端直接置位端逻辑状态表SetResetG2&QQRDSD&G1RDSDQnQn+11110010001010101Qn01禁用低电平有效!逻辑状态表RDSDQnQn+11110010001010101Qn01禁用基本R-S触发器的逻辑符号SDRDQQRS直接置0端直接复位端直接置1端直接置位端SetReset2.可控RS

4、触发器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲当CP=0时011R,S输入状态不起作用。触发器状态不变11&G1&G2SDRDQQ&G4SR&G3CPSD,RD用于预置触发器的初始状态,工作过程中应处于高电平,对电路工作状态无影响。被封锁被封锁当CP=1时1打开触发器状态由R,S输入状态决定。11打开触发器的动作时刻受CP控制(CP高电平时动作),而触发器的状态由R,S的状态决定。&G1&G2SDRDQQ&G4SR&G3CP当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R,S输入状态决定。11打开&G1&

5、G2SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11&G1&G2SDRDQQ&G4SR&G3CP1110011(4)S=1,R=1触发器禁用此状态&G1&G2SDRDQQ&G4SR&G3CP可控RS触发器状态表00SR01010111禁用Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCPSDRDCP高电平时触发器状态由R、S确定为使符号与题库中的符号一致!例:已知高电平触发的可控R-S触发器CP、R、S波形,且触发器原为0态,画出R-S触发器的输出波形。R

6、S123CP4Q21.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CPCP1互补时钟控制主、从触发器不能同时翻转RSC从触发器QQQSDRDC主触发器JK2.工作原理主触发器打开主触发器状态由J、K决定,接收信号并暂存。从触发器封锁从触发器状态保持不变。01CPCP011RSC从触发器QQQSDRDC主触发器JK10从触发器打开主触发器封锁0C01CP0101RS从触发器QQQSDRDJKCP主触发器JKQn+100Qn01010111QnJK触发器状态表(保持功能)(置“0”功能)(置“1”功能)(计数功能)SD、RD为直接置1、置0端,不受时钟控制,低

7、电平有效,触发器工作时SD、RD应接高电平。逻辑符号CPQJKSDRDQCP下降沿前接收信号,下降沿时触发器动作例:下降沿触发JK触发器波形分析QQSDKJCRDJKCPQQSDKJCRDJKCPJ=1K=0置1J=0K=1置0J=1K=1翻转J=0K=0保持1234例:已知CP的波形,且J=1,K=1,Qn=0。画出触发器的Q端波形。CP12345678Q0翻转时刻?计数状态●累加1●分频:fi=1000Hzfo=500Hzfifo÷2QQSDKJCRDJKCPSDQQKJCRDJKCPCPQQSDKJCRDJKCPCP我国国标的下降沿触发JK触发器我国国标的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
正文描述:

《电子技术第21章触发器和时序逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第21章触发器和时序逻辑电路21.1双稳态触发器21.2寄存器21.3计数器21.4555定时器及其应用21.5应用举例电路的输出状态不仅取决于当时的输入信号,而且与电路原来的状态有关,这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点:下面介绍双稳态触发器,它是构成时序电路的基本逻辑单元。21.1双稳态触发器特点:1.有两个稳定状态“0”态和“1”态;2.能根据输入信号将触发器置成“0”或“1”态;3.输入信号消失后,被置成的“0”或“1”态能保存下来,即具有记忆功能。双稳态触发器:是一种具有记忆功能的逻辑单元电路,它能储存一位二进制码。基本R-S触发

2、器21.1.1RS触发器输出端输入端逻辑状态相反触发器的状态:Q=1Q=0Q=1Q=0◆规定:Q端的状态为触发器的状态。G2&QQRDSD&G1图21.1.1与非门组成的基本RS触发器“0”态“1”态1.基本RS触发器1110011110010001010101→0→1010011→1→0G2&QQRDSD&G1RDSDQnQn+1◆规定:Qn为原来的状态,Qn+1为新的状态或次态Qn→1100110→0001001→1→11→00G2&QQRDSD&G1RDSDQnQn+11110010001010101Qn0→1→0110110101→100110→1→0G2&

3、QQRDSD&G1RDSDQnQn+11110010001010101Qn0100相等了!破坏了逻辑状态!0110→1→1G2&QQRDSD&G1RDSDQnQn+11110010001010101Qn01禁用低电平有效!直接置0端直接复位端直接置1端直接置位端逻辑状态表SetResetG2&QQRDSD&G1RDSDQnQn+11110010001010101Qn01禁用低电平有效!逻辑状态表RDSDQnQn+11110010001010101Qn01禁用基本R-S触发器的逻辑符号SDRDQQRS直接置0端直接复位端直接置1端直接置位端SetReset2.可控RS

4、触发器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲当CP=0时011R,S输入状态不起作用。触发器状态不变11&G1&G2SDRDQQ&G4SR&G3CPSD,RD用于预置触发器的初始状态,工作过程中应处于高电平,对电路工作状态无影响。被封锁被封锁当CP=1时1打开触发器状态由R,S输入状态决定。11打开触发器的动作时刻受CP控制(CP高电平时动作),而触发器的状态由R,S的状态决定。&G1&G2SDRDQQ&G4SR&G3CP当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R,S输入状态决定。11打开&G1&

5、G2SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11&G1&G2SDRDQQ&G4SR&G3CP1110011(4)S=1,R=1触发器禁用此状态&G1&G2SDRDQQ&G4SR&G3CP可控RS触发器状态表00SR01010111禁用Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCPSDRDCP高电平时触发器状态由R、S确定为使符号与题库中的符号一致!例:已知高电平触发的可控R-S触发器CP、R、S波形,且触发器原为0态,画出R-S触发器的输出波形。R

6、S123CP4Q21.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CPCP1互补时钟控制主、从触发器不能同时翻转RSC从触发器QQQSDRDC主触发器JK2.工作原理主触发器打开主触发器状态由J、K决定,接收信号并暂存。从触发器封锁从触发器状态保持不变。01CPCP011RSC从触发器QQQSDRDC主触发器JK10从触发器打开主触发器封锁0C01CP0101RS从触发器QQQSDRDJKCP主触发器JKQn+100Qn01010111QnJK触发器状态表(保持功能)(置“0”功能)(置“1”功能)(计数功能)SD、RD为直接置1、置0端,不受时钟控制,低

7、电平有效,触发器工作时SD、RD应接高电平。逻辑符号CPQJKSDRDQCP下降沿前接收信号,下降沿时触发器动作例:下降沿触发JK触发器波形分析QQSDKJCRDJKCPQQSDKJCRDJKCPJ=1K=0置1J=0K=1置0J=1K=1翻转J=0K=0保持1234例:已知CP的波形,且J=1,K=1,Qn=0。画出触发器的Q端波形。CP12345678Q0翻转时刻?计数状态●累加1●分频:fi=1000Hzfo=500Hzfifo÷2QQSDKJCRDJKCPSDQQKJCRDJKCPCPQQSDKJCRDJKCPCP我国国标的下降沿触发JK触发器我国国标的

显示全部收起
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
关闭