资源描述：
《《超大规模数字集成电路》试题B.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、学生班级：________________学生学号：□□□□□□□□□□□□学生姓名：________________………………装订线………装订线………装订线…………试卷须与答题纸一并交监考教师…………装订线………装订线………装订线………………学生班级：________________学生学号：□□□□□□□□□□□□学生姓名：________________………………装订线………装订线………装订线…………试卷须与答题纸一并交监考教师…………装订线………装订线………装订线………………内蒙古科技大学2015/2016学年第二学期《超大规模数字集成电路》考试试题B课程号：
2、考试方式：闭卷使用专业、年级：电子信息工程、通信工程2013任课教师：侯海鹏考试时间：2016年9月备注：一、选择题（共12题，每题2分，共24分）1.下面（）不是硅材料在集成电路技术中起着举足轻重的作用的原因。(A)原材料来源丰富(B)技术成熟(C)价格低廉(D)硬度高2.下面（）不是芯片电感的实现结构。(A)匝线圈(B)叉指金属结构(C)螺旋形多匝线圈(D)传输线结构3.P,Q,R都是4bit的输入矢量，下面（）的表达形式是正确的。(A)input[3:0]P,[3:0]Q,[0:3]R;(B)inputP,Q,R[3:0];(C)inputP[3:0],Q[3:0]
3、,R[3:0];(D)input[3:0]P,Q,R;4.根据以下两条语句，下列选项中（）是正确的。reg[7:0]B;B=8'bZ0;(A)8'0000_00Z0(B)8'bZZZZ_0000(C)8'b0000_ZZZ0(D)8'bZZZZ_ZZZ05.在VerilogHDL中，下列语句中（）不是分支语句。(A)if-else(B)case(C)casez(D)repeat6.在下列标识符中，（）是不合法的标识符。(A)9moon(B)State0(C)Not_Ack_0(D)signall7.VerilogHDL中并行块语句的关键字是（）(A)module…endm
4、oudle(B)begin…end(C)fork…join(D)if…else8.已知“a=1b’1;b=3b’100;”那么{a,b}＝（）(A)4b’0100(B)3b’110(C)4b’1100(D)3b’1009.在下列表达式中，正确的是（）。(A)4'b1011&&4'b0100=4'b1111(B)～4'b1100=1'b1(C)4'b0001
5、
6、4'b0000=1'b1(D)4'b0101<<1=5'b0101110.VerilogHDL中整型数据与（）位寄存器数据在实际意义上是相同的。(A)8(B)16(C)32(D)6411.在下面的模块被综合后将产生（
7、）个触发器always@(posedgeClk)begin:BlkregB,C;C=B;D<=C;B=A;end(A)0个(B)1个(C)2个(D)3个12.下面两条语句中变量的类型判断正确的是（）。assignA=B;always#1Count=C+1;(A)A(wire)Count(reg)(B)A(wire)Count(wire)(C)A(reg)Count(reg)(D)A(reg)Count(wire)二、填空题（共5题，每空1分，共14分）1.集成电路设计需要、、和四个方面的知识。2.晶体外延生长有、和三种方法。3.缩写MPW是指_________，缩写MCM
8、是指_________。4.在VerilogHDL中，模块由和两部分组成。5.在VerilogHDL中，模块有、和三种端口。三、简答题（共5题，每题6分，共30分）1.SOI材料是怎样形成的，有什么特点?2.写出光刻的作用，光刻有哪两种曝光方式？ 3.为什么硅栅工艺取代铝栅工艺成为CMOS工艺的主流技术？ 4.列举出3种芯片封装载体的类型。5.在VerilogHDL中，模块中的功能描述可以由哪几类语句或语句块组成？四、分析设计题（共4题，每题8分，共32分）1.程序分析与注解。moduleAAA(RESET,F10M,F500K);inputF10M,RESET;outp
9、utF500K;regF500K;reg[7:0]j;always@(posedgeF10M)if(!RESET)beginF500K<=0;j<=0;endelsebeginif(j==19)beginj<=0;F500K<=~F500K;endelsej<=j+1;endendmoduleAAA的逻辑功能是：。2.假设已有全加器模FullAdder,若有一个顶层模块调用此全加器，连接线分别为W4，W5，W3，W1和W2。请在调用时正确地填入I/O的对应信号。ASumW1W2W3W4W5BCinCountmoduleFull
