七人表决器课程设计报告.doc

《七人表决器课程设计报告.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、.课程设计课程名称硬件描述语言与EDA技术题目名称硬件描述语言与EDA技术实践学生学院材料与能源专业班级11微电子学(1)班学号学生指导教师2014年6月27日word范文.工业大学课程设计任务书题目名称硬件描述语言与EDA技术实践学生学院材料与能源学院专业班级11微电子学(1)班姓名学号一、课程设计的容与要求1.系统功能分析，分模块层次化设计；2.实现系统功能的方案设计；3.编写各功能模块VHDL语言程序；4.对各功能模块进行编译、综合、仿真和验证；5.顶层文件设计，可用VHDL语言设计，也可以用原理图设计；6.整个系统进行编译、综合、仿真和验证；7.在CPLD

2、/FPGA实验开发系统试验箱上进行硬件验证；8.按所布置的题目要求，每一位学生独立完成全过程。二、课程设计应完成的工作1.所要求设计容的全部工作；2.按设计指导书要求提交一份报告书；3.提交电子版的设计全部容：工程目录文件夹中的全部容，报告书word范文.三、课程设计进程安排序号设计各阶段容地点起止日期1布置设计题目和要求；收集相关资料。工3－317或宿舍6.232方案分析与确定；编写VHDL源程序。工3－317或宿舍6.243编写VHDL源程序；编译、综合、仿真、定时分析、适配。工3－317或宿舍6.254下载和硬件验证；验收。工3－3176.265下载和硬件验

3、证；验收；撰写报告工3－3176.27678四、应收集的资料及主要参考文献1.先朝，硬件描述语言与EDA技术实践指导书，2014年3月2.昕燕等编著，EDA技术实验与课程设计，清华大学，2006年5月3.欲晓等编著，EDA技术与VHDL电路开发应用实践，电子工业，2009年4月4.昌华等编著，数字逻辑EDA设计与实践：MAX+plusⅡ与QuartusⅡ双剑合璧，国防工业，2009年5.江海主编，EDA技术课程设计，华中科技大学，2009年1月发出任务书日期：2014年6月23日指导教师签名：计划完成日期：2014年6月27日基层教学单位责任人签章：主管院长签章：

4、word范文.七人表决器1.设计目的(1)学习和掌握QuartusII软件的基本操作；(2)通过设计七人表决器，掌握基于可编程器件的VHDL硬件描述语言的设计方法；(3)学习用CPLD/FPGA实践系统硬件验证电路设计的正确性2.设计题目及要求(1)题目：表决器(2)要求：设计一个七人表决器，当赞成人数大于等于四时显示表决通过，同时分别将投票中赞成的人数和反对的人数在数码管上显示出来。3.设计方案：表决器的功能是将所投票者的结果综合起来，超过半数赞成则表示结果通过，反之则不通过。而七人表决器由七个人来投票，当赞成的票数大于或者等于4人，则认为通过；当反对的票数大于

5、或者等于4人时，则认为不通过。所以这次设计中我将用7个数据开关来表示七个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮，；否则，如果表决的结果为反对，则LED不会被点亮。同时用七段显示数码管来显示赞成的人数和反对的人数。4.实验箱使用说明本次使用的实验箱为KHF－3型CPLD/FPGA实践开发系统word范文.所用芯片：ACEX1K系列的EP1K30QC208-3，引脚为208个，5980逻辑单元。数据开关SW1至SW7分别代表7人。当数据开关按下时输出

6、为高电平‘1’，代表该投票者赞成，反之输出为低电平‘0’，代表该投票者反对。数码管SEG1为赞成者人数，数码管SEG4为反对者人数LED灯SEG5对应的P190为结果通过指示灯，当灯点亮，则代表投票结果为通过，反之熄灭时代表投票结果不通过。5.设计流程图开始七位投票者开始投票统计投票者赞成票数，显示两方人数赞成票数≥4结果灯点亮结果灯熄灭结束否是word范文.6.VHDL程序设计LIBRARYIEEE;--库的说明USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYbjqIS--定义实体b

7、jqPORT--端口说明(clk:INSTD_LOGIC;--时钟输入端口vote:INSTD_LOGIC_VECTOR(6DOWNTO0);--七人投票端LED_pass:OUTSTD_LOGIC;--结果LED灯LED_approve,LED_object:OUTSTD_LOGIC_VECTOR(6DOWNTO0));--赞成人数及反对人数显示数码管ENDENTITYbjq;ARCHITECTUREbhvOFbjqIS--结构体说明SIGNALq:STD_LOGIC;--部信号说明SIGNALq1,q2:STD_LOGIC_VECTOR(6DOWNTO0);B

8、EGINP