EDA实验教程-电子钟.ppt

EDA实验教程-电子钟.ppt

ID:56527525

大小:228.50 KB

页数:37页

时间:2020-06-27

EDA实验教程-电子钟.ppt_第1页
EDA实验教程-电子钟.ppt_第2页
EDA实验教程-电子钟.ppt_第3页
EDA实验教程-电子钟.ppt_第4页
EDA实验教程-电子钟.ppt_第5页
资源描述:

《EDA实验教程-电子钟.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《计算机EDA设计》实验教程实验十一电子日历和电子时钟北航计算机学院艾明晶7/30/20211内容概要实验目的实验要求实验原理实验指导实验内容实验报告7/30/20212实验目的掌握电子日历和电子时钟的原理。熟悉同步及异步时序电路和相应计数器的设计方法。综合应用前面的设计如计数器、分频电路、数码管扫描显示等知识。7/30/20213实验要求设计一个电子日历和电子时钟计时功能:包括对时间和日期的计时;校时功能:能用按钮方便地设置各时间单位计数初值,且当选择了某对象后,所对应的数码管闪烁点亮;清零功能:能用按钮将时间清为0点0分0秒,或将日期清为00年1月1日,星期一;或将闹钟定时设置

2、清为0点0分;7/30/20214定时提醒(闹钟)的功能:能在设定的时间发出闹铃音,即持续20秒的急促的“嘀嘀”音,若按住setn键不放,可屏蔽闹铃音;整点报时功能:每逢整点,产生“嘀嘀嘀嘀—嘟”四短一长的报时音;显示功能:同时采用6个数码管扫描显示时间或日历或闹钟定时的值。使用显示模式切换按钮(moden),当按动不同的次数时,分别选择显示时间、日期、星期和闹钟定时。7/30/20215利用GW48-SOPC+实验开发系统实现设计的编程下载编程器件为EP1C12Q240C8;系统时钟fclk=20MHz;使用实验箱上的未防抖开关键9进行显示模式切换,使用键10和键11选择设置计数

3、初值对象和设置计数初值;使用数码管数码1、2、4、5、7、8实现计数值的扫描显示;使用扬声器SPEAKER播放闹铃音和整点报时音;使用键12、键13和键14实现对时间、日期和闹钟定时的清零功能。7/30/20216实验原理电子日历和电子时钟在设计思想上并无多少差异,二者都是利用几级分频电路对时钟信号分频计数,以达到计时的功能。开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其分频计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,即构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路。7/30/20217实验指导1.信号定义

4、及下载板资源分配输入信号clk:系统时钟信号20MHz,接Pin28moden:选择显示时间或日历或闹钟定时的显示模式切换信号,接按钮开关键9selectn:选择设置计数初值对象信号,接按钮开关键10setn:设置计数初值信号,接按钮开关键11clr_timen:时间复位信号,接按钮开关键12clr_daten:日期复位信号,接按钮开关键13clr_alarm_setn:清除闹钟定时设置信号,接按钮开关键14注意:键9~14输出均为负脉冲有效!7/30/20218输出信号alarm:输出到扬声器的信号,产生闹铃音和整点报时音;out[7..0]:从高到低分别对应数码管的p(小数点)

5、、g、f、e、d、c、b、a各段;scan_en[1..8]:分别驱动8个数码管数码1~8的扫描显示控制端。7/30/202192.设计思路建议采用顶层图形设计方法,为快速仿真,先不考虑下载时实际使用的系统时钟是多少,假定这里的输入时钟周期为T=1ms。将整个电路划分为7个子模块:时钟分频子模块(两个);按钮消抖电路子模块;选择设置计数初值对象子模块;分频计数子模块(关键);闹钟定时和整点报时子模块(关键);数码管扫描显示子模块;七段码译码器子模块。7/30/202110顶层图形文件ecc.bdf(3)选择设置计数初值对象(4)分频计数(2)按钮消抖(1)时钟分频7/30/2021

6、11顶层图形文件ecc.bdf(续)(6)数码管扫描显示(7)七段码译码器(5)闹钟定时和整点报时7/30/202112(1)时钟分频子模块时钟分频子模块有两个clkdiv1000.v对输入时钟(f=1KHz,T=1ms)进行1000分频,获得1Hz的时钟,作为分频计数子模块fdiv_cnt.bdf的输入时钟。clkout必须在计够分频计数值后才有一个正跳变,这样才与实际情况相符!7/30/202113(1)时钟分频子模块(续)clkdiv.v对输入时钟(f=1KHz)进行250分频,获得4Hz的时钟,作为产生闹铃音,以及数码管闪烁显示的时钟信号;对输入时钟进行100分频,获得10

7、Hz的时钟,作为设置计数初值时按下setn键能够连续快速加1的时钟信号。注意:在设计clkdiv.v时,使输出时钟信号clk_4Hz为方波!7/30/202114clkdiv.v的仿真波形7/30/202115(2)按钮消抖电路子模块将按钮开关的负脉冲信号转换为正脉冲信号输出(其定时宽度至少为500ms,若定时长度选得过短,抖动不能够完全消除!)。500ms响应pbn信号,signal由“0”变为“1”,并保持500ms。7/30/202116(3)选择设置计数初值对

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。