微机原理第二章.ppt

微机原理第二章.ppt

ID:56475071

大小:847.50 KB

页数:32页

时间:2020-06-19

微机原理第二章.ppt_第1页
微机原理第二章.ppt_第2页
微机原理第二章.ppt_第3页
微机原理第二章.ppt_第4页
微机原理第二章.ppt_第5页
资源描述:

《微机原理第二章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、本章主要内容:算术逻辑单元(ALU)触发器(Trigger)寄存器(Register)三态输出电路总线结构存储器(Memory)本章重点:三态输出电路总线结构存储器(Memory)习题算术逻辑单元功能:既能进行二进制数的四则运算,也能进行布尔代数的逻辑运算。ALUABS为运算结果Control为两个进制数控制指令由此进入返回触发器触发器是计算机的记忆装置的基本单元。触发器组成寄存器,寄存器组成存储器。寄存器和存储器统称为计算机的记忆装置。较常见的触发器有:RS触发器、D触发器以及JK触发器。触发

2、器是计算机中最常见的基本单元。计算机中的触发器一般用晶体管元件而不用磁性元件。这是因为晶体管元件可以制成大规模集成电路。触发器的类型RS触发器原理图RS触发器一般由两个与非门组成RS触发器符号时标RS触发器S端一般称为置位端,使Q=1R端一般称为复位端,使Q=0为了使触发器在整个机器中能和其它部件协调工作,RS触发器经常有外加的时标脉冲。D触发器D触发器时标D触发器D=1S端为高电位,R端为低电位,Q端为高电位,称置位。D=0S端为低电位,R端为高电位,Q端为高电位,称复位。注意:无时标的D触发

3、器是不能协调运行的。D触发器是在RS触发器的基础上引伸出来,D触发器只有一个输入端口D触发器边沿触发的D触发器D触发器的预置和清除电路边沿触发的D触发器与时标D触发器的区别在于添加了一个RC微分电路。它能使方波信号的前沿产生正尖峰,后沿产生负尖峰。触发器的预置和清除:在一些电路中,有时需要预先给某个触发器置位或清除,而与时标脉冲以及D输入端信号无关,这就是所谓的预置和清除。JK触发器原理图JK触发器是组成计数器的理想记忆元件。根据J,K状态的不同,JK触发器有4种动作。JK触发器的动作状态表JK

4、触发器JK触发器的符号返回寄存器寄存器是由触发器组成的。一个触发器就是一个寄存器。由多个触发器可以组成一个多位寄存器。常见的寄存器有:缓冲寄存器用以暂存数据移位寄存器能够将其所存的数据逐位左移或右移计数器计数脉冲到达时,会按二进制的规律累计脉冲数累加器用以暂存每次在ALU中计算的中间结果缓冲寄存器4位缓冲寄存器电路原理缓冲寄存器用以暂存某个数据,以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆元件中去。设一个4位二进制数X=X3X2X1X0,当CLK的正前沿未来到时,则Q0,Q1,

5、Q2,Q3就不受X3,X2,X1,X0的影响而保持其原有数据。只有当CLK的正前沿来到时,Q0,Q1,Q2,Q3才接受D0,D1,D2,D3的影响,而变成:Q0=D0,Q1=D1,Q2=D2,Q3=D3。结果:Q=X。寄存器的装入门LOAD可控缓冲寄存器移位寄存器左移寄存器右移寄存器移位寄存器能将其所贮存的数组逐位向左或向右移动,以达到计算机在运行过程中所需的功能,例如用来判断最左边的位是0还是1。计数器计数器是由若干个触发器组成的寄存器,它的特点是能够把贮存在其中的数字加1。可控计数器符号行波

6、计数器同步计数器将时钟脉冲同时加到各位的触发器的时钟输入端,而将前一位的输出端(Q)接到下一位的JK端去用来发出顺序控制信号程序计数器程序计数器不但可以从0开始计数,也可以将外来的数装入其中环形计数器累加器累加器是一个由多个触发器组成的多位寄存器,累加器是ALU运算过程的代数和的临时存储处累加器除了能装入及输出数据外,还能使存储其中的数据左移或右移累加器的符号返回三态输出电路记忆元件是由触发器组成的,而触发器只有两个状态:0和1,所以每条信号传输线只能传送一个触发器的信息(0或1)。如果一条信号

7、传输既能与一个触发器接通,也可以与其断开而与另外一个触发器接通,则一条信息传输线就可以传输随意多个触发器的信息了。三态输出电路(或三态门)就是为了达到这个目的而设计的。三态输出电路可以由两个或非门和两个NMOS晶体管(T1,T2)及一个非门组成三态输出电路三态门(E门)和装入门(L门)一样,都可加到任何寄存器(包括计数器和累加器)电路上去。这样的寄存器就称为三态寄存器。L门专管对寄存器的装入数据的控制,而E门专管由寄存器输出数据的控制。≥1≥1VDDAE(ENABLE)T1T2G1G2B三态输出

8、电路EBA三态输出电路符号01011高阻高阻010BAE三态输出电路的逻辑三态门寄存器ACBEoutEin电路装置双向三态输出电路返回总线结构数据由C→A数据由D→B数据由A→D数据由A→C数据由A→B数据由B→A信息流通001000011000010001000010000100100000011000001001EDLDECLCEBLBEALA控制字CON控制字的意义控制字CON=LAEALBEBLCECLDED设有A、B、C、D四个寄存器,它们都有L门和E门且它们的数据位数为4。返回存储器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。