微机原理第二章体系结构.ppt

《微机原理第二章体系结构.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章：微处理器与系统结构微处理器分类及性能指标8086/8088微处理器结构8086/8088的总线操作及时序8086/8088的存储器与IO组织结构80X86微处理器结构180X86微处理器芯片的性能指标字长指令数运算速度访问内存储器空间虚拟存储空间多处理器系统指令作业方式芯片制造工艺2字长决定了CPU表示数据的精度提高了CPU的相对运行速度典型CPU字长CPU并行处理数据的位数，与数据总线宽度有关。8088——8bit8086——16bit80386——32bitPentium——32bit，64bit3指令数基本指令133条扩展指令数千条确定了CPU能执行的功能。功能不同指令助记

2、符形式不同不同寻址方式和不同寄存器的组合4运算速度计算机完成操作的时间指标。用指令执行时间测量（单位μs）用每秒执行指令数测量（单位MIPS）。提高速度的方法提高CPU主频减少指令执行所需时钟周期数增加数据线条数取指令和执行指令时间重叠双CPU5访存空间Z80CPUAB=16访存空间=216=64K8086CPUAB=20访存空间=220=1M80286CPUAB=24访存空间=224=16M80386CPUAB=32访存空间=232=4GCPU能访问的内存储器单元容量，与地址总线宽度有关。6虚拟存储空间用硬件和软件的综合技术来扩大用户可用存储空间。主存储器是基础高速缓存很重要外存储器是

3、根本7多处理器系统微处理器＋协处理器。徽处理器完成系统的主要功能协处理器完成系统的特殊功能微处理器芯片8086浮点协处理协处理器芯片8087控制总线协处理协处理器芯片82888指令作业方式取指令与执行指令的时间分配。取指令与执行指令分时进行取指令与执行指令同时进行传统8位CPU工作方式80X86CPU工作方式9芯片制造工艺工艺的改进带来更高的芯片集成度。集成度从早期的每片数千个晶体管数量级到近期的每片数百万个晶体管数量级。线条宽度从微米级到纳米级主频从数兆赫兹到数千兆赫兹。108086/8088CPU功能结构图EU控制器ALU暂存器标志寄存器8位队列总线总线控制逻辑内部总线16位地址加法

4、器20位地址总线16位数据总线执行部件EU总线接口部件BIU123456指令队列通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISICSDSSSES80888086IP暂存器8086总线118086CPU内部结构8086CPU从功能上可分为下面两个部分执行部件——EU（ExceutionUnit）接口部件——BIU（BusInterfaceUnit）8086CPU的核心8086CPU的特点12执行部件——EU16位运算器ALU8位控制单元16位寄存器组算术及逻辑运算（同8位机）16位偏移地址运算（8086特点）从BIU的指令队列中取指令注:未经总线读取指令对指令进行

5、译码并产生不同的控制信号16位通用寄存器AX,BX,CX,DX,BP,SP,SI,DI16位状态标志寄存器Flag13接口部件——BIU指令队列缓冲器16位指令指针寄存器—IP16位段寄存器—CS、DS、ES、SS20位地址产生器总线控制器14指令队列缓冲器8088为4字节、8086为6字节。为先进先出结构指令队列中只要有一条指令，EU就开始执行指令队列只要未满，BIU自动执行取指操作，直到填满为止若EU要对存储器单元、IO端口存取数据，BIU在执行完现行取指操作周期后进行。当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后

6、取得的指令填入队列接口部件——BIU15指令队列缓冲器的特点经总线从代码段取指令，送EU译码接口部件——BIU取指——总线忙执指——总线闲取指、执指——重叠取指、执指——总线忙Z80CPU的取指、执指（没有指令队列）8086CPU的取指、执指（有指令队列）16指令队列缓冲器的优点在一条指令的执行过程中可以取出下一条（或多条）指令指令在指令队列中排队在一条指令执行完成后，就可以立即执行下一条指令减少CPU为取指令而等待的时间提高CPU的利用率和整个运行速度接口部件——BIU1716位指令指针寄存器—IP接口部件——BIU8位机中的程序计数器PC16位机中的指令指针寄存器IP地址总线AB=1

7、6bit程序计数器PC=16bit地址总线AB=20bit指令指针寄存器IP=16bit注：PC指向存储器单元的实际地址注：IP指向存储器单元的偏移地址1816位段寄存器CS、DS、ES、SS接口部件——BIU8086CPU的AB=20bit，REG=16bit，怎样用16位寄存器表示20位存储器实际地址。将8086CPU能访问的1M存储器空间分为多段，每段长为64K个存储单元（段内偏移地址为16位）。将段首存储器单元地址值的高16