第 14 章 触发器和时序逻辑电路 电工学简明教程.ppt

《第 14 章 触发器和时序逻辑电路 电工学简明教程.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、第14章触发器和时序逻辑电路第14章　触发器和时序逻辑电路数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。触发器是时序逻辑电路的基本单元。第14章　触发器和时序逻辑电路14.1双稳态触发器14.2寄存器14.3计数器14.4由555计时器组

2、成的单稳态触发器和无稳态触发器*14.5举例应用14.1双稳态触发器其有两个稳定的工作状态分类:1．按逻辑功能2．按其结构RS触发器、JK触发器、D触发器主从型触发器、维持阻塞型触发器特点：具有记忆功能14.1.1RS触发器1．基本RS触发器Q&&逻辑图G1G2SRQ图形符号基本RS触发器由两个与非门交叉连接而成，使其具有记忆功能。它有两个输出端Q和　　，两者的逻辑状态应相反。有两个稳定状态：(1)Q=0，Q=1，称为复位状态(0态)；(2)Q=1，Q=0，称为置位状态(1态)。有两个直接输入端RDS

3、D平时固定接高电位，处于1态。加负脉冲后，触发器的状态发生翻转。SD直接置位端(也称置1端)RD直接复位端(也称置0端)加触发负脉冲时Q端的波形图为了分析方便，设：Qn为原来的状态，称为原态；Qn+1为加触发信号后的状态，称为新态或次态。Q&&逻辑图G1G2Q&&逻辑图G1G2由逻辑图可求出基本RS触发器的逻辑式也可简记为以下分四种情况分析其状态转换和逻辑功能。当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有即将触发器置0或保持0态。当负脉冲除去后触发器的状态保持不变，实现记忆功能。即置0端

4、有信号状态转换过程图解Q&&逻辑图G1G2即置1端有信号即将触发器置1或保持1态。当负脉冲除去后触发器的状态保持不变，实现记忆功能。当　　端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有状态转换过程图解G1G2Q&&逻辑图这种情况，即将触发器保持原状态不变。这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。基本RS触发器的逻辑状态表Q01010111不变00禁用2．可控RS触发器SRQ图形符号S1SR1RC1CP&&Q&&RSCP逻辑电路增加了G3和G4组成的

5、导引电路，时钟脉冲CP是一种控制命令，通过导引电路实现对输入端R和S的控制，即当CP=0时，不论R和S端的电平如何变化，G3门和G4门的输出均为1，基本触发器保持原状态不变。S是置1信号输入端，高电平有效R是置0信号输入端，高电平有效增加了时钟脉冲输入端CPG1G2G4G3只有当时钟脉冲来到后，即CP=1时，触发器才按R、S端的输入状态来决定其输出状态。和是直接置0和直接置1端，就是不经过时钟脉冲的控制可以对基本触发器置0或置1，一般用于强迫置位。在工作过程中它们处于1态。可控RS触发器的逻辑式&&Q

6、&&RSCP逻辑电路G1G2G3G4可分四种情况分析CP=1时触发器的状态转换和逻辑功能，见下表。可控RS触发器的逻辑状态表Qn+100Qn01110011不定RS可见当输入信号R和S的状态相反时，时钟脉冲来到后，输出Q端的状态总是与S端相同。&&Q&&RSCP逻辑电路G1G2G3G4CPRS可控RS触发器的工作波形图(初态Q=0)Q不定因为RS触发器的输入信号组合存在着禁用组合，所以为了克服这种现象引出了JK触发器、D触发器。14.1.2JK触发器主触发器的输出端Q与从触发器的S端相连，　端与从触发

7、器的R端相连。非门的作用是使两个触发器的时钟脉冲信号反相。它由两个可控RS触发器串联组成，分别称为主触发器和从触发器。J和K是信号输入端，它们分别与　　和Q构成与逻辑关系，成为主触发器的S端和R端，即SRQ图形符号J1JK1KC1CPQ＇JKCPQSRCP主触发器从触发器1SR逻辑电路逻辑功能分析(1)J=1，K=1设时钟脉冲来到之前(CP=0)触发器的初始状态为0。这时主触发器的当时钟脉冲来到后(CP=1)，Q端由01，使从触发器的S=1，R=0，当CP从1下跳为0时，非门输出为1，从触发器也翻

8、转为1态，从触发器与主触发器的状态是一致的。反之，设触发器的初始状态为1，同样可分析出，主、从触发器都翻转为0。Q＇JKCPQSRCP主触发器从触发器1SR逻辑电路JK触发器计数波形图CPQJK触发器在J=1，K=1的情况下，来一个时钟脉冲，它就翻转一次，即Qn+1=，此时触发器具有计数功能。QnQ＇JKCPQSRCP主触发器从触发器1SR逻辑电路设触发器的初始状态为0。当CP=1时，由于主触发器的S=0，R=0，Q端的状态仍为0，保持不变。当CP下跳