华北电力大学数字电子钟设计EDA电子电工实习报告.doc

《华北电力大学数字电子钟设计EDA电子电工实习报告.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、华北电力大学实验报告实验名称数字电子钟设计课程名称电工电子实习专业班级：学生姓名：学号：成绩：指导教师：实验日期：第4页共7页一、实验目的：1、掌握多位计数器相连的设计方法。2、掌握十进制、六十进制和二十四进制计数器的设计方法。3、巩固数码管的驱动原理及编程方法。二、实验要求：基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。扩展要求：具有调整时间的功能以及整点报时功能。采用可编程逻辑器件进行设计，在微机上进行原理图或程序的输入、编译和软件仿真，满足设计要求后，再进行下载和硬件实验。如硬件实验结果不满足要求，需要反复修改设计，直

2、到满足要求。三、实验原理：简述74LS163图（1）74LS163芯片使能清零脉冲4位二进制输出通过分析实验要求：通过选用74LS163芯片6片，采用同步计数的方法来设计相关计时器（同一源输入脉冲接至CLK，控制ENT使能端实现计数），秒位计时器与分位计时器均为60进制，时位计时器为24进制。1、秒位计时器（60进制）秒低位计数用十进制计数器（74163改装）计数，由脉冲信号触发计数，9秒时，秒个位清零；秒高位计数用六进制计数器（74163改装）计数，9秒时，秒高位芯片ENT输入高电平，由此触发计数，59秒（秒低位输出1001B，秒高位输

3、出0101B）时，秒高位清零，并向分进位。2、分位计时电路设计（60进制）第4页共7页分位计时电路与秒针计时电路设计原理相似。分低位计数用十进制计数器（74163改装）计数，由脉冲信号触发计数，59秒时，分个位清零；分高位计数用六进制计数器（74163改装）计数，9分时，分高位芯片ENT输入高电平，由此触发计数，59分（分低位输出1001B，分高位输出0101B）时，分高位清零，并向时个位进位。3、时分位计时电路设计（24进制）时低位计数用十（或四）进制计数器（74163改装）计数，59分59秒时触发计数，9时59分59秒（时低位输出为1

4、001B，分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B），或者23时59分59秒（时高位输出为0010B，时低位输出为0011B，分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B）时，时低位清零；时高位计数用三进制计数器（74163改装）计数，9时59分59秒时，时高位芯片ENT输入高电平，由此触发计数，23时59分59秒时，时高位清零。选作部分：电子钟实现校时、清零和整点报时功能。1．校时电路利用与门、或门和非门的基本特性，通过分析实验要求得出：控制

5、数字电子钟分低位与时低位的使能端（ENT）输入（将使能端的输入分两部分，一种是自然输入，一种是输入相应电平信号手动控制使能信号）实现校时。如下图（6）所示：图（5）分校对电路图（6）时校对电路2．清零电路控制数字电子钟各个位的清零端（CLRN）输入（清零端的输入分两部分，一种为自然输入，一种是输入相应电平信号手动控制清零）实现清零。如下图（7）所示（图（7）中只展示了秒低位的清零，其他接于其后，原理相同，不做赘述）：第4页共7页图（7）清零电路1．整点报时电路控制验证当数字电子钟的输出为59分50秒时，与一个本电路所用的源输入脉冲信号，利

6、用与门的特性输出相应的高低电平接通蜂鸣器实现整点报时。一、实验结果（电路图、仿真波形以及说明）：电路拓扑图秒、分均为六十进制，时为二十四进制。第4页共7页时间脉冲仿真波形五、实验总结本次实验基本达到预期目标。通过本次实验中综合运用学过的数字电子、可编程逻辑器件等基本知识，培养了我独立设计比较复杂的数字逻辑的能力。同时，我熟悉并初步掌握了使用EDA（电子设计自动化）工具设计数字逻辑的方法，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。在实验的过程中，由于思维受限，自己遇到了一系列问题，幸得各位实验指导老师的悉心指导与同学们的热心帮助

7、，实验得以顺利进行。第4页共7页