基于fpga与arm实时数据采集显示系统

基于fpga与arm实时数据采集显示系统

ID:5605697

大小:33.00 KB

页数:10页

时间:2017-12-19

基于fpga与arm实时数据采集显示系统_第1页
基于fpga与arm实时数据采集显示系统_第2页
基于fpga与arm实时数据采集显示系统_第3页
基于fpga与arm实时数据采集显示系统_第4页
基于fpga与arm实时数据采集显示系统_第5页
资源描述:

《基于fpga与arm实时数据采集显示系统》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于FPGA与ARM实时数据采集显示系统  摘要:针对同时满足高速的A/D采集、高速率的数据传输和实时显示且便于携带实际应用需要,研究设计了基于FPGA+ARM的实时数据采集的嵌入式平台。采用FPGA控制A/D完成高速数据采集,通过串口总线实现了平台内部FPGA和ARM之间指令的下达和数据的上传,最终实现在ARM上通过Qt应用程序对A/D采集的数据进行实时显示。关键词:FPGA;ARM;嵌入式Linux;串口通信;Qt中图分类号:TN911?34文献标识码:A文章编号:1004?373X(2014)03?0151?04Displaysystemforre

2、al?timedataacquisitionbasedonFPGAandARMLIChang?xing,WANGBo,HUZhen?hua(Xi’anShiyouUniversity,Xi’an710065,China)Abstract:Aimingatmeetingtheactualapplicationneedsofthehigh?speedADsampling,highratedatatransmissionandreal?timedisplayandportable,areal?timedataacquisitionbasedonFPGA+ARM

3、embeddedplatformisresearchedanddesigned,whichusesFPGAcontrolledADtorealizehighspeeddata10acquisition,theinternalinstructionissuedanddatauploadbetweenFPGAandARMisachievedbyserialbus.Finallythereal?timedisplayofthedatacollectedbyADisrealizedontheARMbyQtapplication.Keywords:FPGA;ARM

4、;embeddedLinux;serialportcommunication;Qt0引言目前,伴随着FPGA技术和嵌入式技术的进步,测量仪器也有着长足的发展。FPGA和ARM处理器凭借着在资源丰富、执行速率快、重量轻、体积小、可靠性高等优势,非常适合必须同时满足高速的A/D采集、高速率的数据传输和实时显示的应用场合。基于FPGA+ARM的实时数据采集的嵌入式平台,很好地解决了传统测量仪器采集速率低、体积庞大、实时性不足的缺点[1]。本文基于Altera公司的Cyclone系列EP1C3T144C8N的FPGA器件和ARM920T的处理器S3C2440A搭

5、建了数据采集的架构平台。FPGA采用Altera公司的Cyclone系列的EP1C3T144C8,EP1C3T144提供2910个逻辑单元(LES),13个128×36位的M4K10RAM模块,1个锁相环以及104个I/O口。S3C2440A是Samsung公司为普通应用和手持设备研发的一款高性能低功耗的微小型芯片,其内部搭载了由ARM公司设计的16/32位ARM920T的RISC处理器,这也是该款芯片的主要特点[2?3]。本文Linux下的应用程序GUI的设计采用Qt来进行。Qt是一个C++图形用户界面应用程序框架[4],由Nokia公司所开发。其优点

6、在于能够跨多平台使用、丰富的应用程序编程接口(API)、面向对象的操作、大量的开发文档等。Qt/E即Qt/Embeded,是Qt的嵌入式版本。1系统结构系统结构框图如图1所示,由ARM发送开始采集的命令,通过串口下达给FPGA的串口接收模块,经过对命令进行解析,通过A/D控制模块控制A/D芯片开始数据采集,然后将采集到的数据存入FPGA内部的串口发送的FIFO进行数据缓冲,最后通过FPGA的串口发送模块将数据再传送给ARM。A/D芯片采用AnalogDevice公司的AD7899,是一款快速、低功耗、14位400KSPS模数转换器(ADC)。图1系统结构

7、框图FPGA中数据采集控制部分的RTL级视图如图2所示,将其A/D的低8位作为数据输出,在FPGA的控制下锁存之后通过db7_i[7:0]存储到FPGA中的FIFO,当串口发送模块经过对FIFO的空满信号进行判断,在FIFO非空的情况下启动tx_start信号,以一定的波特率将数据发送到ARM上进行实时显示[5]。10图2FPGA中数据采集控制部分的RTL级视图通过Modelsim仿真结果如图3所示,可以看到,在串口发送端口的数据tx_data与A/D所采集到的数据db7_i[7:0]一致。图3Modelsim仿真结果2FPGA与ARM的串口通信要完成F

8、PGA与ARM的串口通信,完成命令的下达和数据的上传及数据的显示就必须完成两点:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。