带异步(同步)预置位和清零的锁存器(触发器).doc

《带异步(同步)预置位和清零的锁存器(触发器).doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、如果推导成锁存器的变量在条件语句的某些分支中被赋给常量，被赋1的那些位是通过锁存器的预置位端得到赋值，而被赋0的那些位是通过清零端得到赋值。如下例所示：moduletest1(iclr,iset,iclk,oq);inputiclr;inputiset;inputiclk;output[3:0]oq;reg[3:0]oq;always@(iclrorisetoriclk)beginif(iclr)oq=4'b0000;elseif(iset)oq=4'b0101;elseif(iclk)oq=oq+1'b1;endendmodule综

2、合生成的硬件电路如下：该电路占用了9个LE。如果设计成时序电路，并且改用同步逻辑呢？程序如下：moduletest1(iclr,iset,iclk,oq);inputiclr;inputiset;inputiclk;output[3:0]oq;reg[3:0]oq;always@(posedgeiclk)beginif(iclr)oq<=4'b0000;elseif(iset)oq<=4'b0101;elseoq<=oq+1'b1;endendmodule综合生成的硬件电路如下：综合工具将预置位和清零逻辑引到了触发器的D输入端。该电路

3、占用了6个LE。如果设计成时序电路，并且改用异步逻辑呢？程序如下：moduletest1(iclr,iset,iclk,oq);inputiclr;inputiset;inputiclk;output[3:0]oq;reg[3:0]oq;always@(posedgeiclrorposedgeisetorposedgeiclk)beginif(iclr)oq<=4'b0000;elseif(iset)oq<=4'b0101;elseoq<=oq+1'b1;endendmodule综合生成的硬件电路如下：该电路占用了6个LE。