资源描述：
《基于VerilogHDL的UART设计_季雄.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、PLDCPLDFPGA应用中文核心期刊《微计算机信息》(嵌入式与SOC)2006年第22卷第6-2期文章编号:1008-0570(2006)06-2-0230-03基于VerilogHDL的UART设计VerilogHDLBasedDesignMethodologyForUART(桂林电子工业学院)季雄段吉海胡媛媛袁柯于海生Ji,Xiong,Duan,Jihai,Hu,YuanyuanYu,KeYu,Haisheng摘要:UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式,一般说来,该接口由硬件(UART专用芯片)实现。文章
2、基于VerilogHDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为RS—232接口提供了一种新的解决方案;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,必将在EDA技术中发挥重要作用。关键词:VerilogHDL;UART;帧格式;状态机中图分类号:TN91文献标识码:A技Abstract:UARTiswidelyusedasserialdigitalcommunicationcircuit.Becauselittletransmis
3、sionline,highdependabilityandlongtransmissiondistanceareneeded,systems’connectusuallyuseRS-232interfacemodeandtheimplementofinterfaceoftenbyhard-术ware.ThepaperbasedonVerilogHDLlanguageandcombineFSMmethodtodesignUART.BymakingitscorefunctionintegratedonFPGA,thewholedesigniscompactandcabinetandactualiz
4、eUARTisstableandreliable.Thedesignprovidesanewsolution创toRS—232interface;Meanwhile,comparedtootherdesignmethods,theFSMmethodhassimplestructure,briefflow,clearproce-durearrangement,easysynthesis,highdependabilityandsomanymerits,anditcertainlyplaysanimportantroleinEDAtechnique.新Keywords:VerilogHDL;UAR
5、T;pictureformat;FSM文章通过分析UART的功能,利用有限状态机来引言描述UART核心控制逻辑的方法,将其核心功能集成,随着微机系统的广泛运用和微机网络的极大发从而使整个设计更加稳定、可靠。基本的UART通信展,UART(UniversalAsynchronousReceiveTransmitter)只需要两条信号线就可以完成数据的相互通信。在数据通信及控制系统中得到了广泛运用。8250、UART的结构如图1所示。NS16450等芯片都是常见的UART器件,这类芯片已1UART的帧格式经相当复杂,有的含有许多辅助模块(如FIFO),但在实际中有时只需要使用UART的部分功能,因
6、而会造成在UART中,数据位是以字符为传送单位,数据一定的资源浪费。FPGA在现代电子设计中的广泛运的前、后要有起始位、停止位,另外可以在停止位的前用,使我们可以充分利用其资源,在芯片上集成UART面加上一个比特(bit)的校验位。其帧格式如图2所的功能模块,这样就无需外接专用UART芯片,从而示。简化了电路,缩小了体积,设计的灵活性更大。图2UART的帧格式其基本特点是:①在信号线上共有两种状态,可分别用逻辑1和逻辑0来区分。在发送器空闲时,数据线应该保持在逻辑高电平状态。②起始位:该位是一个逻辑0,总是加在每一帧图1UART的结构图的头部,提示接受器数据传输即将开始,在接收数据位过程中又被
7、分离出去。季雄:硕士研究生③数据位:在起始位之后就是数据位,一般为8基金资助:广西教育厅科研项目(D202234)-230-360元/年邮局订阅号:82-946《现场总线技术应用200例》您的论文得到两院院士关注PLDCPLDFPGA应用位一个字节的数据,低位在前,高位在后。如字母C在如果是逻辑1,则输出state2中串/并转换后的8ASCII表中是十进制67,二进制01000011,那么传输位数
