基于Verilog HDL的AD7685采样控制器的设计.pdf

《基于Verilog HDL的AD7685采样控制器的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、经验交流自动化技术与应用》20l1年第3O卷第01期TlechnicalCommunications基于VerilogHDL的AD7685采样控制器的设计高培金，穆桂脂，陈元勇(泰山职业技术学院，山东泰安271000)摘要：针对高速模／数转换器件采用单片机控制存在的问题，结合AD7685的工作原理，采用FPGA控制A／D转换器工作，利用VerilogHDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器，并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存。文中介绍了如何生成FIFO宏模块及

2、其调用方法，同时给出了部分程序代码及采样控制电路在QuartuslI软件下的仿真结果，并通过Alter公司的FPGA器件EP1C6Q144C8和GW48EDA教学试验系统来实现A／D采集控制器。实践证明设计的电路能够稳定、可靠的工作。本设计可用于高速应用领域和实时监控及数据采集等方面。关键词：AD7685；VerilogHDL；QuartusII；FPGA中图分类号：TP274．2文献标识码：B文章编号：10037241(2011)01-0089-04DesignofAD7685SamplingContr

3、ollerBasedonVerilogHDLGAOPei-jin，MUGui·zhi，CHENYuan-yong(Tai’anVocationalTechnicalCollege，Tai’an271000China)Abstract：Inthispaper，contrarytohigh—speedA／Dconversiondeviceisavailableinsingle—chipcontrolproblems，andaccordingtotheprincipleofAD7685，adoptsFPGAto

4、controltheuseofA／DconverterworkandcallstheinternalFPGAlogicresourcesoftheFIFOstructurewhichiSusedasbufer．ThearticledescribeshowtogeneratemacroFIFOmoduleandcallthemethod．Atthesametimegivessomesamplecodeandthecircuit’Sfunctionsimulationwaveforn-ionQuaHus116

5、．0isgiven．andatlastthecircuitisimplementedbyconfiguringtheAlterFPGAdeviceEP1C6Q144C8andGW48EDAsystemforteachingandexperiments．AD7685samplingcontrollerisprovedtobestableandreliable．Thedesigncanbeusedforhigh．speedapplicationsandreal—timecontro1anddataacquis

6、itionetc．Keywords：AD7685；VerilogHDL；QuartusII；FPGA1引言上而下的结构式语法适合大型项目的设计，并且修改方在以往的A／D器件采样控制设计中，多数是以单便、移植性强，其源代码已成为一种输入标准，可用于片机或CPU为控制核心，虽然编程简单，控制灵活，但各种不同的EDA工具【21。缺点是控制周期长、速度慢。单片机的速度极大的限制由于FPGA本质上仍是数字逻辑电路，当需要控制了A／D高速性能的利用，而FPGA的时钟频率可高达模拟量时，就必须在外围增加A／D转换，进行

7、相应控lOOMHz以上。本设计以高集成度的芯片为核心，进行制。与微处理器或单片机相比，FPGA更适用于直接时序控制、码制变换。具有开发周期短、灵活性强、通对高速A／D器件的采样控制。许多文献介绍了A／D用能力好、易于开发、扩展等优点。既降低了设计难器件与FPGA接口将模拟电量转换成数字量输出接口度，又加快了产品的开发周期t1。VerilogHDL是硬件的A／D转换器正在朝着低功耗、高速、高分辨率的描述语言的一种，可用来描述一个数字电路的输入、输方向发展【引。本模块中选用AD7685，AD7685是一种出以

8、及相互间的行为与功能。其特有的层次性一一由16位模数转换器，具有性价比高、精度高、能耗低、转换速度快等优点，广泛应用于数据采集、仪器仪表、过收稿日期：2o1o—o9—1o《自动化技术与应用》2011年第30卷第01期经验交流程控制等领引。本文主要介绍了AD7685的工作原模拟输入断开，连接到GND。因此，在采样结尾处捕获理、性能指标及基于FPGA的AD7685采样控制器的的IN+和IN一的输入差分电压输入到比较器的输入，引设计