DSP课件 串行外设接口SPI.ppt

DSP课件 串行外设接口SPI.ppt

ID:55827867

大小:471.00 KB

页数:26页

时间:2020-06-09

DSP课件 串行外设接口SPI.ppt_第1页
DSP课件 串行外设接口SPI.ppt_第2页
DSP课件 串行外设接口SPI.ppt_第3页
DSP课件 串行外设接口SPI.ppt_第4页
DSP课件 串行外设接口SPI.ppt_第5页
资源描述:

《DSP课件 串行外设接口SPI.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第15章串行外设接口SPI15.1SPI模块的通用知识SPI是SerialPeripheralInterface的缩写,翻译成中文就是串行外围设备接口。SPI是一种高速的同步串行输入输出接口,允许1~16位的数据流在设备与设备之间进行交换,通常用于DSP与外围设备或者DSP与其他控制器之间进行通信。SPI和SCI的区别SCI串行通信接口低速异步串行通信SPI串行外设接口高速同步串行通信同步通信时,通信双方的设备必须拥有相同的时钟脉冲,以相同的步调进行数据传输,就像国庆阅兵时,队伍中的官兵在统一的口令下齐步前进,整齐划一。异步

2、通信时,通信双方的设备可以拥有各自独立的时钟脉冲,可以独自进行数据传输,就像是两个人在散步,可以各走各的。SPI的总线系统SPI的总线系统可以直接与各个厂家生产的多标准外围器件直接接口,SPI接口一般使用四条线。当然,并不是所有的SPI接口都是采用四线制的,有的SPI接口带有中断信号线INT,而有的SPI接口没有主机输出/从机输入线MOSI。在X281X中SPI接口采用的是四线制。线路名称线路作用SCK串行时钟线MISO主机输入/从机输出线MOSI主机输出/从机输入线低电平有效的从机选择线SPI的环形总线结构SPI是一个环形

3、总线结构,其时序其实比较简单,主要是在时钟脉冲SCK的控制下,两个双向移位寄存器SPIDAT进行数据交换。SPIDAT数据传输示例15.2F2812SPI模块的概述SPI模块的特点具有4个外部引脚。有两种工作模式可以选择:主工作模式和从工作模式。波特率:具有125种可编程的波特率。能够使用的最大波特率受到I/O缓冲器最大缓存速度的限制,这些缓冲器是使用在SPI引脚上的I/O缓冲器,而最高的波特率不能超过LSPCLK/4。SPI模块的特点单次发送的数据字的长度为1~16位,可以通过寄存器设定。可选择的四种脉冲时钟配置方案。接收

4、和发送可以同步操作,也就是说可以实现全双工通信。和SCI相同,发送和接收都能通过查询或者中断方式来实现。SPI模块的特点具有6个控制寄存器、3个数据寄存器和3个FIFO寄存器。值得注意的是,SPI所有的控制寄存器都是8位的,当寄存器被访问时,数据位于低8位,而高8位为0,因此把数据写入SPI这6个控制寄存器的高8位是无效的。X281X的SPI也具有2个16级的FIFO,一个用于发送数据,一个用于接收数据。在标准的SPI模式(非FIFO模式)下,发送中断和接收中断都使用SPIINT/RXINT。在FIFO模式中,接收中断使用S

5、PIINT/RXINT,而发送中断使用的是SPITXINT。SPI的信号总结信号名称功能描述外部引脚SPISOMISPI从模式输出/主模式输入引脚SPISIMOSPI从模式输入/主模式输出引脚SPICLKSPI串行时钟引脚SPI从模式发送使能引脚控制信号SPI时钟速率LSPCLK中断信号SPIINT/RXINT发送中断/接收中断(不使用FIFO情况下)SPITXINT发送中断(使用FIFO情况下)SPI模块的结构框图SPI主从工作模式主机模式问:如何设置SPI成为主机,就像图15-6中的处理器1?答:通过设置SPI工作控制寄

6、存器SPICTL的MASTER/SLAVE位为1来使得SPI工作于主机模式。编程的语句为:SpiaRegs.SPICTL.bit.MASTER_SLAVE=1。主机模式问:整个SPI的通信网络中的时钟和波特率是由主机来提供的吗?答:是的。从字面上理解,主机就是在系统中占主导地位的设备,关乎到整个系统的运行。主机通过SPICLK引脚为整个通信网络提供时钟脉冲信号。由于每经过一个时钟脉冲,SPI就完成一位数据的发送,因此时钟脉冲的频率就是通常所说的波特率,其值由主机的SPIBBR寄存器来决定。通过对SPIBBR寄存器的编程,SP

7、I能够实现125种不同的波特率,最大波特率为LSPCLK/4。主机模式问:主机的数据是如何发送和接收的呢?答:主机通过SPISIMO引脚来发送数据,而通过SPISOMI引脚输入数据。如图15-6所示,当数据写到移位寄存器SPIDAT或者写到串行发送缓冲器SPITXBUF的时候,就会启动SPISIMO引脚开始发送数据,首先发送的是SPIDAT的最高位,接着将剩余的数据左移1位,然后将接收到得数据通过SPISOMI引脚移入SPIDAT的最低有效位。主机模式问:在数据传输过程和传输完成两种状态时,主机的SPISTE引脚有何变化?答

8、:从前面的学习已经知道,引脚SPISTE是从机使能信号,这是一个低电平有效的信号,也就是说当主机需要给从机发送数据的时候,引脚SPISTE就被置为低电平,当主机发送完需要发送的数据后,引脚SPISTE重新被置为高电平。片选信号的存在使得系统能够同时拥有多个从机,但是在同一时刻,只能有一个从

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。