大规模数字成电路习题解答.doc

大规模数字成电路习题解答.doc

ID:55761682

大小:238.00 KB

页数:9页

时间:2020-06-06

大规模数字成电路习题解答.doc_第1页
大规模数字成电路习题解答.doc_第2页
大规模数字成电路习题解答.doc_第3页
大规模数字成电路习题解答.doc_第4页
大规模数字成电路习题解答.doc_第5页
资源描述:

《大规模数字成电路习题解答.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、自我检测题1.在存储器结构中,什么是“字”?什么是“字长”,如何表示存储器的容量?解:采用同一个地址存放的一组二进制数,称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量,一个具有n字、每字m位的存储器,其容量一般可表示为n×m位。2.试述RAM和ROM的区别。解:RAM称为随机存储器,在工作中既允许随时从指定单元内读出信息,也可以随时将信息写入指定单元,最大的优点是读写方便。但是掉电后数据丢失。ROM在正常工作状态下只能从中读取数据,不能快速、随时地修改或重新写入数据,内部信息通常在制造过程或使用前写入,3.试述SRAM和DRAM的区别。解:SRAM

2、通常采用锁存器构成存储单元,利用锁存器的双稳态结构,数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元,利用对电容器的充放电来存储信息,例如电容器含有电荷表示状态1,无电荷表示状态0。根据DRAM的机理,电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此,DRAM在使用时需要定时地进行信息刷新,不允许由于电容漏电导致数据信息逐渐减弱或消失。4.与SRAM相比,闪烁存储器有何主要优点?解:容量大,掉电后数据不会丢失。5.用ROM实现两个4位二进制数相乘,试问:该ROM需要有多少根地址线?多少根数据线?其存储容量为多少?解:8根地址线,

3、8根数据线。其容量为256×8。6.简答以下问题:(1)CPLD和FPGA有什么不同?FPGA可以达到比CPLD更高的集成度,同时也具有更复杂的布线结构和逻辑实现。FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而积项丰富的结构。在编程上FPGA比CPLD具有更大的灵活性;CPLD功耗要比FPGA大;且集成度越高越明显;CPLD比FPGA有较高的速度和较大的时间可预测性,产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用E2CPLD的编程工艺,无需外部存储器芯片,使用简单,保密性好。而基于SRAM编程的FPGA,其编程信息需存放在外部存储

4、器上,需外部存储器芯片,且使用方法复杂,保密性差。(2)写出三家CPLD/FPGA生产商名字。Altera,lattice,xilinx,actel7.真值表如表T5.7所示,如从存储器的角度去理解,AB应看为地址,F0F1F2F3应看为数据。表T5.7ABF0F1F2F30001010110101001111111108.一个ROM共有10根地址线,8根位线(数据输出线),则其存储容量为。A.10×8B.102×8C.10×82D.210×89.为了构成4096×8的RAM,需要片1024×2的RAM。A.8片B.16片C.2片D.4片10.哪种器件中存储的信

5、息在掉电以后即丢失?A.SRAMB.UVEPROMC.E2PROMD.PAL11.关于半导体存储器的描述,下列哪种说法是错误的。A.RAM读写方便,但一旦掉电,所存储的内容就会全部丢失B.ROM掉电以后数据不会丢失C.RAM可分为静态RAM和动态RAMD.动态RAM不必定时刷新12.有一存储系统,容量为256K×32。设存储器的起始地址全为0,则最高地址的十六进制地址码为3FFFFH。13.PAL是一种的可编程逻辑器件。A.与阵列可编程、或阵列固定的B.与阵列固定、或阵列可编程的C.与、或阵列固定的D.与、或阵列都可编程的习题1.现有如图P5.1所示的4×4位R

6、AM若干片,现要把它们扩展成8×8位RAM。(1)试问需要几片4×4位RAM?(2)画出扩展后电路图(可用少量门电路)。图P5.1解:(1)用4×4位RAM扩展成8×8位RAM时,需进行字数和位数扩展,故需要4片4×4的RAM(2)扩展后电路如图:2.在微机中,CPU要对存储器进行读写操作,首先要由地址总线给出地址信息,然后发出相应读或写的控制信号,最后才能在数据总线上进行信息交流。现有256×4位的RAM二片,组成一个页面,现需4个页面的存储容量,画出用256×4位组成1K×8位的RAM框图,并指出各个页面的地址分配。解:电路连接图如图所示。从左到右四个页面的

7、地址为:000H~0FFH,100H~1FFH,200H~2FFH,300H~3FFH。3.试用4×2位容量的ROM实现半加器的逻辑功能,并直接在图P5.3中画出用ROM点阵图实现的半加法器电路。图P5.3解:由于半加器的输出所以ROM点阵图如图所示。4.用EPROM实现二进制码与格雷码的相互转换电路,待转换的代码由I3I2I1I0输入,转换后的代码由O3O2O1O0输出。X为转换方向控制位,当X=0时,实现二进制码到格雷码的转换;当X=1时,实现格雷码到二进制码的转换。试求:(1)列出EPROM的地址与内容对应关系真值表;(2)确定输入变量和输出变量与ROM地

8、址线和数据线对应关系。解

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。