欢迎来到天天文库
浏览记录
ID:5575531
大小:90.50 KB
页数:5页
时间:2017-12-19
《高速12位模数转换器ad7892及其在图像采集中的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、高速12位模数转换器AD7892及其在图像采集中的应用 摘要:AD7892是美国AD公司生产的LC2MOS型单电源12位模数转换器,可并行或串行输出,文中介绍了它的功能、特点,工作时序以及在图像采集系统中的应用电路。 关键词:高速ADC 并行 串行 时序 图像采集 AD78921AD7892的特点及功能 AD7892是美国ANALOGDEVICE公司生产的具有采样保护功能的逐次逼近式12位高速ADC,根据输入模拟信号范围的不同可分为AD7892-1,AD7892-2,AD7892-3三种类型。其中,AD7892-
2、1输入信号范围为±10V或者±5V(可设置),AD7892-2输入信号范围为0~+2.5V,这两种的采样转换速率均为500kSPS,AD7892-3的输入信号范围为±2.5V,采样转换速率为600kSPS,AD7892-1和AD7892-3的输入信号过压保护电压分别为±17V和±7V。 AD7892模数转换器具有如下特点: ●单电源工作(+5V); ●内含采样保持放大器; ●具有高速串、并行接口。 AD7892的内部框图如图1所示,它内含模拟信号换算电路、采样保持电路、A/D转换的基准电源(+2.5V)、
3、时钟电路、12位逐次逼近式ADC电路和控制电路,转换的结果可以并行输出,也可以串行输出,非常容易和微处理器或DSP(数字信号处理器)接口。AD7892共有两种封装,一种是24脚双列直插式DIP封装,另一种为贴面式SOIC封装,AD7892的引脚排列如图2所示。各引脚的功能说明如表1所列。表1AD7892的管脚名称及功能说明名称管脚类型功能说明VDD1电源电源:±5V±5%STANDBY2I低电平时为睡眠状态(功耗5mW),高电平时正常工作,一般应用时接高电平VIN23I模拟输入2,对AD7892-2和AD7892-3,应悬空
4、或接AGND。对AD7892-1来说,此脚决定输入信号(VIN1)的范围,当VIN2接AGND时,VIN1的范围为±10V,接VIN1时,输入信号范围为±5VVIN14I模拟信号输入脚1,其输入范围同上。REFOUT/REFIN5I/O内部ADC基准,2.5V输出,也可通过该脚输入一个A/D转换的外部基准(2.5V),如果用内部基准,此脚悬空,对外作为基准时应对AGNDruv0.1μF的瓷片电容AGND6 模拟地MODE7I低电平时为串行输出,高电平时为并行输出DB11~DB08~1315~20O/IA/D转换的12位并行输
5、出,可与TTL电平兼容,为三态输出,DB0为低位,DB11为高位,当串行工作时,15脚(SDATA)为串行数据输出脚,16位的前四位为0,后12位为A/D的结果。16脚(SCLK)为串行输出的时钟输入端17脚(RFS)为测试脚,正常工作时应接低电平DGND14 数字地,与外电路的数字地相连RD21I和CS配合读,使数据输出CS22I片选,低有效EOC23O转换结束信号,转换结束时,此脚输出100ns的低电平脉冲CONVST24I启动转换输入端,当此脚由低变高时,使采样保持器保持开始转换,应加一个大于25ns的负脉冲来启动转换
6、2工作时序和转换后的二进制代码 下面以-40℃~+85℃的工业品(即A、B类)为例进行介绍,-55℃~+125℃(即C类)的某些参数略有区别。2.1并行输出时序 当MODE脚接高电平时,AD7892为并行输出方式,其时序如图3所示。CONVST信号T1应大于35ns,在上升沿,采样保护器进入保持状态,并开始A/D转换,转换时间TCONV为1.47μs(AD7892-3)或1.6μs(AD7892-1,AD7892-2),转换结束后EOC脚输出T2≥60ns的负脉冲以进行中断或数据锁存,并在EOC下降沿开始下次采样,也
7、就是转换一结束就开始下次采样,采样时间TACQ要大于等于200ns(AD7892-3)或400ns(AD7892-1,AD7892-2),当转换结束后(EOC的下降沿),只要CS和RD有效,经过t6=40ns的时间,即可在DB0~DB11上获得转换后的12位数据,CS和一般片选相同,可一直有效,外加RD的时间t5亦应大于35ns。下次采样和本次的输出可同时进行,所以最小的一次采样转换输出时间对于AD7892-3来说为1.47+0.2=1.67μs(600kSPS),而对于AD7892-1和AD7892-2来说为1.6+0.4
8、=2μs(即500kSPS),图3中t9≥200ns,t7≈5ns,t3、t4、t8可为零(此时t9=tACQ)。2.2串行输出时序 当MODE脚为低时,为串行方式,时序如图4所示。采用这种方式可和工业标准的微处理器、控制器和DSP等相连。其转换启动信号CONVST、结束信号EOC、片
此文档下载收益归作者所有