超大规模集成电路设计基础-第六章.ppt

《超大规模集成电路设计基础-第六章.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、第六章MOSFET的电气特性本章中心是MOSFET的特性，也是学习VLSI电子学部分的开始。在这部分电流和电是最重要的物理量，但本章重点不在于为电子学本身而学习电子学，而是侧重于物理设计与逻辑电路之间的联系。MOSFET栅下的电荷移动只有在建立了导电通道，即沟道时才会发生。漏电流Idn由器件上的外加电压控制。6.1MOS物理学MOS结构是由导体－氧化层－半导体的叠加。单位氧化层电容为：Cox的值决定了在栅极和p型硅区之间的电耦合的程度。其效应在硅表面最明显。电耦合用电场E来描述，它是电压加到栅上时在绝缘氧化层中形成的。电场在半

2、导体中感应电荷，可以通过改变VG来控制通过FET的电流。为了描述场效应，引入表面电荷密度Qs概念，所以由于QS代表了在半导体表面的所有电荷，而这些电荷的性质又取决于外加栅电压，所以MOS的物理过程很复杂。假设栅电压VG的极性如下图所示，根据KVL定律得到：Vox是氧化层下降电压，ΦS是表面电势，它代表硅最上面的电压。MOS系统的电压可画成曲线。Vox是氧化层内电势下降的结果，且在半导体中的电压从ΦS值下降到Φ＝0，趋势逐渐变缓。下图是MOS中电场的情况，将氧化层的垂直尺度放大。氧化层电场Eox和表面电场Es方向如图所示。Es控

3、制着半导体表面的表面电荷密度，这是由于电场对带电粒子存在电场力F。所以有带正电的空穴具有一个＋q的电荷，电场力为反之，电子带有一个负电荷－q，所以电场力为如图所示表面电场Es的方向向下，所以正电荷被驱赶离开表面而负电荷被吸引至表面。这就解释了表面电荷密度为何由负电荷构成，即Qs本身是一个负值。表面电荷的性质取决于外加栅电压的大小VG由0增加到一个较小的正值时，半导体表面产生负电荷，它称为体电荷密度QB<0。体电荷是由于在p型衬底中存在硼原子，是一个受主，能俘获并且保持一个带负电荷的电子，这时它变成一个净负电荷的电离了的掺杂剂。

4、由于这些离子不能移动，所以体电荷也不能移动。由物理分析知，从硅表面到体电荷层底部的部分叫耗尽区。耗尽区厚度xd随外加电压的增加而增加。一个被耗尽的MOS不能支持电子电流的流动，因为体电荷已被硅晶格束缚不能移动。如果将栅电压增加到一个特定的值，称为阀值电压VTn，我们会发现电荷性质的变化。当VGVTn，电荷由两个不同的部分构成，即QS＝QB＋Qe<0。现在增加一个电子电荷层，用Qe表示。电子可以移动，并且可以沿横向运动。可以用该电子层作为沟道区建立一个MOSFET。根据电容

5、器关系式：Qe在VG>VTn时会增加。但此时体电荷QB并不会增加。阀值电压的数值在生产过程中设定。其典型值的范围大约在0.5到0.8V之间，这取决于电路想要用的类别。设计中假定阀值电压的值已在电气参数表中说明。阀值电压的推导这里的推导是一个近似公式。当表面电势达到时，电子层正好开始形成。ΦS为体费米电势，它由p型半导体中硼的掺杂密度Na确定的，分析可以得到：所以运用前面求QB的公式可以得到6.2nFET电流－电压方程讨论如何确定n沟道MOSFET的I－V特性。在分析中，漏端是具有较高电压的n＋一边。左图确定了沟道的长度L，右图

6、确定了沟道的宽度W。这里讨论的W和L值是从电气上考虑的尺寸即“有效值”，而不是前一章版图设计时的尺寸。（设计值标为W‘和L’）无量纲比值（W/L）是用来说明一个晶体管相对于电路中其他管子的相对尺寸。下图中电路符号上代表的电压和集成结构上外加的电压之间有一一对应的关系。现在要确定的是电流IDn与电压VGSn和VDSn之间的关系。MOS结构能够通过栅源电压VGSn控制栅氧层下面的电子电荷层Qe的形成。VGSnVTn，这种工作状态将发生改变，Qe的存在导致IDn流通

7、，晶体管工作在有源模式，Idn的数值同时取决于VGSn和VDSn。上面所描述的行为几乎可以说明把nFET模拟成一个高电平控制开关是合理的，当栅电压小时开关断开，栅电压大时开关闭合。但FET的电气特性与理想开关有很大的偏离。确定晶体管的尺寸是逻辑门的物理设计和它们的电子操作之间的结合点。为了在器件层次上了解nFET的特性，可以做它的伏安特性曲线。上图的曲线可以用公式来表示：上式定义了FET的平方律模型，其中βn是器件的互导参数，单位为A/V2。每个nFET都有自己的βn，它由nFET的尺寸比决定的，即设计者不能改变kn的数值，可

8、以注意到氧化层薄，kn值则大，它增加了器件对栅电压的灵敏度，有助于提高器件的开关速度。从物理学角度来看，减小tox可增大Cox，从而增强电场效应。例1考虑一个nFET，其栅氧层厚度为tox＝12nm，电子迁移率为μn＝540cm2/（Vs）。求每cm2的氧化层电容和kn。如果