嵌入式系统设计硬件基础.ppt

嵌入式系统设计硬件基础.ppt

ID:55643365

大小:4.47 MB

页数:64页

时间:2020-05-22

嵌入式系统设计硬件基础.ppt_第1页
嵌入式系统设计硬件基础.ppt_第2页
嵌入式系统设计硬件基础.ppt_第3页
嵌入式系统设计硬件基础.ppt_第4页
嵌入式系统设计硬件基础.ppt_第5页
资源描述:

《嵌入式系统设计硬件基础.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、嵌入式系统设计-硬件基础(2)电磁兼容理论及高速PCB技术1内容概述电磁兼容的基本知识器件的选择PCB设计地线的处理屏蔽电源完整性基于Hyperlynx的信号完整性分析21.电磁兼容电磁兼容:ElectromagneticCompatibility电磁干扰:ElectromagneticInterfernce电磁骚扰:ElectromagneticDisturbance31.1衡量单位单位:电场强度E(V/m),磁场强度H(A/m),功率通量密度W/m2当干扰场强<1V/m,可用uV/m;当使用环形天线,且刻度采用A/m,可用uA/m;

2、当频率到达微波段时,可采用mW/cm2.在平面波(远离发射天线,在自由空间中传播的电磁波)的情况下,3者可以换算,41.2电磁骚扰的耦合途径1)共阻抗耦合2)感应耦合3)辐射耦合51.2.1耦合途径--共阻抗耦合6指导PCB布线梳状地线结构网状地线结构71.2.2耦合途径--感应耦合(1)若干扰的电压、频率恒定,有两个参数可以减少干扰:R和C12。其中,C12可通过导线本身的方向、屏蔽、分隔来实现81.2.2耦合途径--感应耦合(2)减少回路面积A,可以将导线紧贴在地平面;使用双绞线;调整敏感导线的相对位置,降低cosθ。9指导PCB布

3、线(1)3W原则:对于时钟线、视频、音频、复位等关键线,应强制采用3W原则,保证逻辑电流中近70%的通量边界。如时钟线宽度为6mil,其他线路只能在12mil以外的地方布线.差分对强制采用1W原则。101.2.3耦合途径--辐射耦合(1):短单极天线的辐射场为近场,此时:波阻抗:为容性高阻,与1/r成正比。:短单极天线的辐射场为远场,此时:波阻抗:111.2.3耦合途径--辐射耦合(2):小环天线的辐射场为远场,此时:波阻抗::小环天线的辐射场为近场,此时:波阻抗:为感性低阻抗,与r成正比。121.2.4差模和共模(1)差模电流共模电流

4、骚扰电流在导线上传输的两种模式:共模和差模。当共模变成差模以后,才会对信号构成干扰。131.2.4差模和共模(2)设环路电流为I,环面积为S,在r处的远场,其电场强度E为:差模信号的辐射共模信号的辐射共模辐射可用对地电压激励的长度小于1/λ的短单极天线模拟:14PFC板的辐射测量152.器件的选择器件的封装敏感度无源频率特性电容设计16目前常用的封装形式:PDIPSOPQFPPLCCPGABGA2.1器件的封装(1)172.1器件封装(2)芯片面积与封装面积之比频率耐温性能重量减小可靠性提高使用更加方便DIP封装:1:86QFP封装:1

5、:7.8BGA封装:厚度比QFP减少1/2以上重量减轻3/4以上;寄生参数减小信号传输延迟小使用频率大大提高uBGA封装:1:4CSP封装:1:1.1MCM组件182.2敏感度(1)灵敏度和带宽是评价敏感器件最重要的参数,灵敏度越高,带宽越大,抗扰度越差。模拟器件的灵敏度等于器件固有噪声的信号强度或最小可识别的信号强度逻辑器件的灵敏度决定于噪声容限或噪声抗扰度:192.2敏感度(2)逻辑器件是发射较强的宽带骚扰源,其频谱宽度BW和上升时间的关系为:202.3无源器件的频率特性212.3.1ΔI噪声电流设L=500nH,1#门电路在2ns

6、内引起的电流为4mA,当1#的输出电平从“1”翻转到“0”,在2#门电路的地线产生的波动为:222.3.2ΔI噪声电流和负载电流的复合(1)瞬态负载电流为:CS为驱动线对地与门电路输入电容之和。使用单面板时,对地电容为0.1pF~0.3pF/cm,多层板的对地电容为0.3pF~1pF/cm.当翻转电压为3.5V,翻转时间为3ns,单面板的驱动线长为5cm,驱动5个门电路,每个门电路输入电容为5pF,则总负载电流为:232.3.3ΔI噪声电流和负载电流的复合(2)当驱动线较长,传输延时超过脉冲上升时间,其特征阻抗为90欧,瞬态负载电流可表

7、示为:克服方法:减少L,Cs,ΔI,ΔU,增加tr。1.选用多层线路板2.减少对地分布电容3.增加驱动能力,并选择合适的参数4.安装去耦电容242.4去耦电容的设计去耦电容分为本地去耦和整体去耦。设ΔI为50mA,要求ΔU《0.1V,dt=2ns,本地去耦电容为:传统的认为去耦电容应该是大容量电容0.1uF和小容量电容0.001uF的并联,事实上,由于其引线电感的影响,不如并联一个小电容0.001uF。整体去耦电容可以选择PCB板上所有负载电容之和的50~100倍。252.4.1滤波电容(1)3端电容:MLCC多层陶瓷电容262.4.1

8、滤波电容(2)引线电容SMD电容的电感只有引线电容电感的1/3~1/5.272.4.1滤波电容(3)数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。