嵌入式系统设计-硬件基础1.ppt

《嵌入式系统设计-硬件基础1.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、MCF5307处理器嵌入式系统设计-硬件基础（1）第2章ColdfireMCF5307处理器选择Motorola公司的ColdFire系列嵌入式微处理器MCF5307其主要因素：ColdFire产品是针对嵌入式系统工业应用而设计的。其版本从V2、V3、直到V6，在本教科书中选择中档的V3版本；ColdFireMCF5307CPU的功能强大和高的性能价格比足以能满足绝大多数用户的要求。ColdFire系列CPU的发展2.0基于MCF5307的实验板PCB(1)2.0基于MCF5307的实验板PCB(2)2.0基于MCF5307的实验板

2、功能2.0MCF5307CPU的原理图2.0网络视频原理框图(1)2.0TMS320C6205CPU的原理图2.0TMS320C6205CPU的封装图BGA封装：PCB多层布线CPU散热2.0MCS-51的总体结构2.0MCS-51的基本组成数据总线DB[0:7]地址总线AB[0:15]控制总线WR,RD…中断控制INT[0:1]并行接口P0~P3串行接口RXD,TXD时钟与复位RST定时器/计数器T0,T12.1MCF5307结构框图(1)2.1MCF5307结构框图(2)V3CPU内核外部总线接口SIM模块内部总线仲裁器并口调试

3、模块JTAGBDM串口定时器DMAIIC测试控制器2.2V3核心模块组成JTAG接口CPU4kSRAM8kCache基本寄存器组MAC&DIV模块2.2核心模块－－基本寄存器V3CPU对地址空间进行访问时有两个特权级别，USER和SUPERVISOR。其含义是：用户模式CPU处于用户模式(SR[S]=0)时，只有寄存器的子集可以访问，不能执行特权指令。大多数用户程序在用户模式下运行。通过RTE指令（堆栈中SR[S]=0)或是写SR[S]=0可以进入用户模式；管理员模式管理员模式(SR[S]=1)下程序可以访问CPU的所有寄存器，执行

4、所有指令。异常处理也是在管理员模式模式下进行的。2.2核心模块－－基本寄存器结构2.2核心模块－－基本寄存器:用户寄存器组2.2核心模块－－管理员寄存器组2.2核心模块－－调试模块(1)分为两个部分：CPU状态和测试模式JTAG接口2.2核心模块－－调试模块(2)BDM接口调试模式选择2.2核心模块－－调试模块:CPU状态测试模式（MTMOD[3:0]）MTMOD0=0时，BDM调试模式；否则JTAG调试模式。高阻抗控制信号（nHIZ）nHIZ有效，所有的输出引脚被置于高阻抗状态。调试数据（DDATA[3:0]）DDATA显示了捕获

5、的处理器数据和断点状态，在调试支持中将说明。处理器时钟信号（PSTCLK）是由内部的PLL产生，用以实现调试DDATA[3:0]和PST[3:0]的同步。PSTCLK和CPU核同频率，都是2倍晶振。处理器状态（PST[3:0]）用来指示5307处理器的状态。在调试状态下，其定时与处理器时钟PSTCLK是同步的，但是与当前总线传送无关。2.2核心模块－－调试模块:PST含义PST的状态含义：2.2核心模块－－调试模块:JTAG(1)测试复位/串行时钟（nTRST/DSCLK）当MTMOD0位高时，nTRST功能被选择。nTRST将异步

6、复位5307内部的JTAG控制器为测试逻辑的复位状态，引起JTAG指令寄存器选择BYPASS指令。当nTRST有效时，JTAG逻辑开始执行。如果MTMOD0为低，选择DSCLK功能，DSCLK是BDM调试模块的同步时钟，其最高频率是CLKIN的五分之一。测试模式／选择/断点（TMS/BKPT）当MTMOD0为高时，选择TMS功能。TMS向5307内部的JTAG控制器提供操作模式的信息，在TCK上升沿时TMS的状态和内部16态JTAG控制器决定了JTAG控制器保持当前的状态还是转移到下个状态。这样直接控制了JTAG是指令还是数据发生。

7、TMS内部是上拉的，如果不用，应该接到VDD。如果MTMOD0为低，选择BKPT功能，BKPT向调试状态下的CPU发出一个硬件断点即CPU进入停机状态。2.2核心模块－－调试模块:JTAG(2)测试数据输入/开发串行数据输入（TDI/DSI）当MTMOD0为高时，选择TDI功能。TDI给JTAG模块提供了串行的数据输入。TDI在内部有上拉，如果没有使用，应该接到VDD。如果MTMOD0为低，选择DSI功能，DSI作为BDM口的数据输入端。测试数据输出/开发串行数据输出（TDO/DSO）当MTMOD0为高时，选择TDO功能。TDO给J

8、TAG模块提供了串行的数据输出。如果没有数据输出，TDO端是三态的。如果MTMOD0为低，选择DSO功能，DSO作为BDM口的数据输出端。测试时钟（TCK）TCK是JTAG模块的专用时钟，JTAG操作在TCK的上升或是下降沿发生，维持