电子电工第13章 触发器和时序逻辑电路

《电子电工第13章 触发器和时序逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第13章触发器和时序逻辑电路第一节双稳态触发器第三节计数器第二节寄存器数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路组合逻辑电路的特点：只由逻辑门电路组成，它在某一时刻的输出状态仅由该时刻的输入信号状态决定。时序逻辑电路的特点：由逻辑门、触发器构成，它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。一、基本RS触发器&&RSQQ••101010触发器有两个重要的特点：（1）触发器有两个可能的稳定工作状态（2）触发器具有记忆功能电路组成及工作原理Qn=1，Qn=0则Qn+1=0，Qn+1=1第一节双稳态触发器(1)设S=1，R=0Q=1Q=0Q=0Q=

2、1&&RSQQ••011010则Qn+1=1，Qn+1=0&&RSQQ••111010则Qn=Qn+1(3)设S=R=1(2)设S=0，R=1Qn=0，Qn=1&&RSQQ••0011禁用110011111010100001010111000禁用001禁用SRQnQn+1特征表00不定，禁止SRQ功能表10001111不变(4)S=R=0基本RS触发器符号二、同步RS触发器&&ABQQRD&&RSDCDSCPCP=0时，触发器保持原来状态不变;时钟脉冲触发方式:电位触发CP=1时,R、S的变化才能引起触发器翻转。为正电位触发。SRQQ(2)S=1，R=0，&&R•01010(3)S=0,R

3、=1，(4)S=R=1(1)S=R=0Qn=Qn+1禁用&&RDSD00不定，QQ••11010ABCD11100CPS0SRQ功能表10001111不变SRDSDCPQQSR符号Qn+1=1Qn+1=0RSCP=1时：&&ABQQRD&&RSDCDSCP000000111001101101000110110禁用111禁用SRQnQn+1特征表Qn10（当CP=1时）RD、SD不受CP控制，直接将触发器置1或置0。SD置1、RD置0，并低电平有效。000000111001101101000110110禁用111禁用SRQnQn+1特征表Qn10SR=011禁止SRQn+1功能表00Qn01

4、0101制约条件SR；Qn+1=SS=R=0；Qn+1=QnS=R=1；禁止CP例：初态Q=0，画出在CP作用下Q端的波形。SRQ不定禁止出现11不定，禁止SRQn+1功能表00Qn0101011、负边沿JK触发器三、边沿触发器KJCPQQ边沿触发器提高了工作的可靠性和抗干扰能力。负边沿JK触发器的两个与或非门组成了基本RS触发器，两个与非门为输入控制门。注意：其中与非门的传输时间大于与或非门SR当CP=1时,KJCPQQ当CP=0时，基本RS触发器保持不变;SR触发器的状态保持不变;当CP的下降沿到来时情况就发生了变化当CP=1时，R、S端接受了J、K的信号，但输出端的输出仍保持不变。K

5、CPQSRQ注意:触发器接受的是CP下降沿到来之前的J、K信号，而CP下降沿到来后的J、K信号因CP为0而被封锁。J（3）J=1，K=0（1）J=K=0，Qn+1=Qn由得：（2）J=0，K=1Qn+1=0Qn+1=Qn+Qn=1（4）J=K=1Qn+1=QnJKQnQn+1100110111010001100JK触发器特征表11011110Qn00000011Qn保持功能置1功能置0功能计数功能Qn+1跟随J变化J=K时：JK触发器逻辑符号边沿型上升沿触发边沿触发型且下降沿触发11QnJKQn+100Qn010101JK触发器功能表CP为什么能防止空翻?QJ=K=1KJSDRDCQQ&&

6、KJSDRDCQQ&&CP例：已知下降沿触发的JK触发器CP和J、K端的波形，试画出输出端Q的波形。初态为“0”。JKQ11QnJKQn+100Qn010101JK触发器功能表2、D触发器SDRDCQQD符号D触发器特征表000010101111DQnQn+110置1置0Qn+1跟随DQn+1=D特征方程触发方式：边沿触发型，且上升沿有效。结构形式：维持阻塞型DQn+10101D触发器功能表CP例：已知维持阻塞型D触发器CP和D端的波形，试画出输出端Q的波形。DQDQn+10101D触发器功能表根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入

7、－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出第二节寄存器一、数码寄存器CRDDCRDDCRDDCRDD&&&&••••Q3'Q2'Q1'Q0'Q3Q2Q1Q0••输出清零接收F3F2F1F0A3A2A1A0•••D触发器组成的数码寄存器N个触发器可寄存N位二进制数码，并行输入并行输出方式。数码寄存器是存放二进制数码的逻