一种用于逐次逼近型模数转换器的DAC设计.pdf

一种用于逐次逼近型模数转换器的DAC设计.pdf

ID:54373001

大小:272.78 KB

页数:4页

时间:2020-05-01

一种用于逐次逼近型模数转换器的DAC设计.pdf_第1页
一种用于逐次逼近型模数转换器的DAC设计.pdf_第2页
一种用于逐次逼近型模数转换器的DAC设计.pdf_第3页
一种用于逐次逼近型模数转换器的DAC设计.pdf_第4页
资源描述:

《一种用于逐次逼近型模数转换器的DAC设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、TechniqueandMethod一种用于逐次逼近型模数转换器的DAC设计黄小琴(扬州大学物理科学与技术学院,江苏扬州225009)摘要:在参考电压为时,普通的Ⅳ位数模转换器(DAC)的全0到全l数字输入会被转换为0~的模拟输出,分辨率为/2。而在需要得到V(≠0)到输出的场合,则O~的模拟输出是一种浪费。分段电荷分布式DAC的全0到全1的数字输入可以分别得到到V。的相关输出,在相同的位数下能够分辨的最小电压为(一)/2,仅是普通DAC的(1一。/)倍。一关键词:DAC;分段电容;分辨率中图分类号:TN792文献标识码:A文章编号:1674—7

2、720(2014)08—0068—03ThedesignofaDACsuitableforsuccessiveapproximationana10g—to—digitalconverterHuangXiaoqin(CollegeofPhysicalScienceandTeconology,YangzhouUniversity,Yangzhou225009,China)Abstract:AnNbitcormnonDACcarlconve~thedigitalinputsrangefrom0toN-bit1intoananalogoutputfrom

3、0totilereferencevohage,VSOtheresolutionisV/2.ButifwejustneedananalogoutputfromI/n(V2≠0)toVI,theoutputfi'om0toisunnecessary.AsegementedtypechargeredistributionDACcanoutputalineranalogw)hageV,mtoI/-1withtheinputfrom0toN-bit1.TheminimumvoltageCallberesolvedofthisDACis(V—V.m)/2,w

4、hichis(1一】/Vn)timesofthecommonDAC’S.Keywords:DAC;segementedtypecapacitorarray;resolution逐次逼近模数转换器(SARADC)是采样率低于5MS/s的中高分辨率应用的常见结构,它实现_一种二进制搜索丁匝1_『工丁算法lI。j。选择合适的DAC14-51对实现高性能的SARADC非常重要。一般情况下,随着位数的升高,DAC的面积逐渐增加且转换速度会逐渐下降。本文采用了分段电容G}{}}}}气{芎}{芎}羹{网络的结构来克服此缺点,并在对分段电容结构和DACJIJ1l

5、flJll1『j算法进行探讨后,完成了一种改进型逐次逼近型DAC的设计。1实际电路与原理分析1.1传统逐次逼近型DAC传统的电荷分布式DAC(以12位为例)的电路原理如图1所示。DAC的电容阵列由l2个按二进制的权值递增排列的电容和一个与最低权值相等的额外电容ca组成16-7I。DAC的l2位输入d0~dl1分别控制开关k0~kl1,当d为高电平1时,ki倒向左边,与l,相连;当t】为低电68TechniqueandMethod’c一图2bi=1时的简化电路。,yrof2DAC能分辨的最小电压为棚,2。t1.2DAC算法的改进图5改进型分段电荷式

6、DAC图1的传统DAC的缺点是电容占用的面积较大,共有4096个单位电容。改进后的DAC结构图如图3所示。菏T(128丁丁c带’(a)高7位接V图6高7位和低5位接V.时的简化电路△Ⅲ(b)二21C××=2C+(128C一2‘C)+{图3分段电荷式DAC高7位和低5位是两个传统的电荷分布式DAC,(一)=争(-一)(6)它们由一个压缩电容Cs耦合而成。在这里若能满足当对于低5位的任何一个电容接参考电压、其AV。(b4)=1/2AV(b5),则也可实现一个l2位两级级联他电容接时,如图6(b)所示,增加的电压量为:的DAC,如图4所示。(bf)2i

7、CXbiX2fc+(31C一2C)+罢;(~)×(16+Ⅱ’T6c[32+Ⅱ6+b)r:4127(n,●’)综上所述,当对于任何一个电容接参考电压V,而其他电容接时,增加的电压为:△Vc“(b4)=—16丽V△(b)嚣()(8)6+(16+a)+黹进一步得到在某一输入时的输出电压为:f127+b)+x、=2bi(9)△V“(b5)—1(4)DAC能分辨的最小电压为(棚一V)/2。l+(126+b)+完整的DAC的结构图如图7所示。低5位电容和额外电容ca通过开关key2与各输人信号相连,高7位电由于AV(1)4)=(1/2)av。(b5),则:容

8、均通过开关key3与各输入信号相连。:—i一(53),首先简要介绍一下开关模块key2和key3。key2的电路图如图8所示。当S1=1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。