高速逐次逼近型模数转换器研究与设计

高速逐次逼近型模数转换器研究与设计

ID:35107582

大小:7.72 MB

页数:82页

时间:2019-03-18

高速逐次逼近型模数转换器研究与设计_第1页
高速逐次逼近型模数转换器研究与设计_第2页
高速逐次逼近型模数转换器研究与设计_第3页
高速逐次逼近型模数转换器研究与设计_第4页
高速逐次逼近型模数转换器研究与设计_第5页
资源描述:

《高速逐次逼近型模数转换器研究与设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码:A类号:豆C巧5-巧级:公开?:62.UDC138一一,…;学号.''而户一公,‘^化:-"A!.以巧译觀.’尸气一..爺峨‘於撕f1的V,^.;’‘、?.’.,V,山.';巧;,―、■、.<^jL;.-.―.,’'■-.^t.社:,f,評東菊大嗦硕i学位论文高速逐次逼近型模数转换器研究与设计研巧生姓名:祁磊导师姓名:孟娇教授申请学位类别工学硕±学位授予单位《南大学一级学科名称电子巧学与技术论义答辩日期20631年月3日二级学科

2、名称电路与系统学位授予日期2016化月日答辩蚕员会主席冯軍巧巧评阅人李色群教巧吴宇教巧2016年3月5日RESEARCHANDDESIGNOFHIGHSPEEDSARADCAThesisSubmited化SoutheastUniversityFor化eAcademicDegreeofMasterofEngineeringBYQiLeiSupervisedbyProf.MenQiaogSchoolofInformationSciencea

3、ndEngineeringSoutheastUniversityMarch2016东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研巧工作及取得的研巧成果。尽我所知,除了文中特别加W标注和致谢的地方外,论文中不包含其他人己经发表或撰写过的研巧成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研巧所做的任何贡献均己在论文中作了明确的说明并表示了谢意。 ̄<.泉、研究生签名:方日期:>6若r|东南大学学位论文使用授权声明东南大学、中国科学

4、技术信息研巧所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档。,可W采用影印、缩印或其他复制手段保存论文本人电子文档的内容和一纸质论文的内容相致,允许论文被查阅和借阅,可W公布。除在保密期内的保密论文外包括刊登。()论文的全部或部分内容。论文的公布(包括刊登)授权东南大学研究生院办理研巧生签名:导m塔义日期摘要摘要无线传感网络无论在军事还是民用领域,都得到了越来越广泛的应用。模数转换器(ADC)作为无线传感网络的重要组成部分,其发展对无线传感网络的应用有着重要意义。逐次逼近型模数转换器(SARADC)的功耗

5、极低,面积较小,可实现较高的分辨率,,成了无线传感网络领域ADC的最佳选择同时在便携式仪表、工业自动控制等领域也有着广泛应用。随着传感网对大数据量音、视频等多媒体信息流需求的不断増长,无线传感网络对于传输速率的要求大大提高,所设计与之适应的高速SARADC有着很大的意义。一SMC-0.8umC本课题基于中高速无线传感网络应用背景,采用T1MOS工艺设计了款50MS/St的低功耗ADC。论文研究了SARADC常见结构,确定采用改进型分段、12bi电容全差分SAR结构;采用线性度高的栅压自举开关结构,提高了ADC精度;采用改进

6、型分段电容结构DAC电容阵列,减少了总电容值,缩小了芯片面积,降低成本,同时提高电容匹配度,降低了功耗和提高了精度;采用高速动态比较器结构,在满足高速比较的前提下,,降低了电路功耗;改进传统SAR控制逻溝同步时序电路有效利用了空闲等待时间,减小了延时,从而提高ADC的转换速度。在此基础上,完成了整个系统的原理图设计,电路前仿真结果表明:最高采样频率可达到79.4MS/S,有效位数ENOB为11.7化it,信号噪声失真比SNDR为72.28犯,无杂散动态范围SFD民为81.37犯。SMC-0.18umCADC的电路版图设计

7、本设计采用TMOS工艺完成了高速SAR,版图2大小为化89mmx〇.86mm,总面积是0.77mm,经后仿真采样率可达到53.3MS/S。电路后仿真结果是:最高采样率可达到53.3MS/S10.55bit,有效位数是,信号噪声失真比是65.27犯,无杂散动态范围是74.1dB,电源电压1.8V,电路功耗5.54mW。后仿真结果表明本设计完成的SARADC满足设计指标要求。关键词:逐次逼近模数转换器,分段电容结构,全差分结构,改进同步时序IABSTRACTABSTRACTWirele巧sensornetworksW

8、SNiswidelu化dwhe化erin化emilitarorciviliana

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。