低功耗逐次逼近模数转换器的研究与设计论文

低功耗逐次逼近模数转换器的研究与设计论文

ID:12682970

大小:4.35 MB

页数:84页

时间:2018-07-18

低功耗逐次逼近模数转换器的研究与设计论文_第1页
低功耗逐次逼近模数转换器的研究与设计论文_第2页
低功耗逐次逼近模数转换器的研究与设计论文_第3页
低功耗逐次逼近模数转换器的研究与设计论文_第4页
低功耗逐次逼近模数转换器的研究与设计论文_第5页
资源描述:

《低功耗逐次逼近模数转换器的研究与设计论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、低功耗逐次逼近模数转换器的研究与设计StudyandDesignofLow-powerSuccessiveApproximationAnalog-to-digitalConverter(申请清华大学工学硕士学位论文)培养单位:电子工程系学科:电子科学与技术研究生:指导教师:两低功耗逐次逼近模数转换器的研究与设计孙彤摘要毕业设计(论文)原创性声明和使用授权说明原创性声明本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知,除文中特别加以标注和致谢的地方外,不包含其他人或组织已经发表或公布过的研究成果,也不包

2、含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体,均已在文中作了明确的说明并表示了谢意。作者签名:     日 期:     指导教师签名:     日  期:     使用授权说明本人完全了解大学关于收集、保存、使用毕业设计(论文)的规定,即:按照学校要求提交毕业设计(论文)的印刷本和电子版本;学校有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;学校可以采用影印、缩印、数字化或其它复制手段保存论文;在不以赢利为目的前提下,学校可以公布论文的部分或全部内容。作者签名

3、:     日 期:     72摘要摘要逐次逼近模数转换器(ADC)具有中等转换精度和中等转换速度,采用CMOS工艺实现可以保证较小的芯片面积和低功耗,而且易于实现多路转换,在精度、速度、功耗和成本方面具有综合优势,被广泛应用于工业控制、医疗仪器以及微处理器辅助模数转换接口等领域。论文工作设计了一个电源电压为2.5V,精度为12位,速度为500kS/s的低功耗逐次逼近ADC。电路采用单端轨到轨输入,并具有省电模式。研究工作主要分为三个部分:①研究设计了一个分段电容式数模转换器(DAC),高端低端各6位,共有128个单位电容,减小

4、了芯片面积,降低了动态功耗,而且高3位采用温度计编码,保证了DAC高位的单调性;分段电容阵列的版图采用共中心的对称布局,以提高电容的匹配精度。②对多级结构比较器进行了研究设计。比较器由三级前置放大器和一级锁存器组成,根据每级前置放大器的位置不同,对它们的增益、带宽、功耗进行了优化,每级前置放大器和模拟缓冲级电路的设计也减小了回程噪声的影响;比较器的设计应用了失调校准技术。仿真结果显示,该比较器可以有效消除10mV输入失调,能够在10MHz速度下分辨0.2mV输入电压,功耗只有600uW,达到了设计要求。③对控制电路进行了研究设计。采用分模块设计方法,使用

5、verilog-HDL描述、自动综合、布局布线生成,能够控制模拟部分完成逐次逼近过程,并可以根据片选信号时间长短控制芯片进入省电模式或者工作模式。论文工作在完成ADC电路设计仿真的基础上,完成了整个电路的物理版图设计、后仿真及芯片的测试。该逐次逼近ADC采用UMC0.18um混合信号CMOS工艺设计制造,芯片面积为1.4mm×1mm。实测结果显示,在500kS/s下,其SNDR为63.13dB,即ENOB为10.5位,

6、DNL

7、小于2LSB,

8、INL

9、小于4LSB,功耗为1.2mW。关键词:逐次逼近模数转换器数模转换器比较器72AbstractAbstr

10、actSuccessiveapproximationanalog-to-digitalconverters(ADCs)havemediumresolutionandmediumspeed,smallchipareaandlowpowerconsumptioncanalsobeachievedinCMOSprocess.Moreover,itisconvenienttomakemulti-channelconversion.Duetotheirmixedadvantagesinresolution,speed,powerandcost,successive

11、approximationADCsarewidelyappliedinindustrycontrolling,medicalinstruments,auxiliaryanalog-to-digitalinterfacesofmicro-processorsandsoon.A2.5V,12bit,500kS/slow-powersuccessiveapproximationADCisdesignedinthisthesis,whichadoptssinglerail-to-railinputandhaspower-downmode.Studyworkcan

12、becategorizedinto3parts:①Asegmentedcapac

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。