数字电路逻辑设计 第3章2 mos管

数字电路逻辑设计 第3章2 mos管

ID:5426441

大小:1.19 MB

页数:35页

时间:2017-12-11

数字电路逻辑设计 第3章2 mos管_第1页
数字电路逻辑设计 第3章2 mos管_第2页
数字电路逻辑设计 第3章2 mos管_第3页
数字电路逻辑设计 第3章2 mos管_第4页
数字电路逻辑设计 第3章2 mos管_第5页
资源描述:

《数字电路逻辑设计 第3章2 mos管》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、MOS型电路是另一种常用电路,MOS意为金属—氧 化物半导体(Metal-OxideSemiconductor)(一)、MOS晶体管晶体三极管有:E发射极B基极C集电极机理是:基极电流IB控制集电极电流IC。结构有:NPNPNPMOS三极管有:S源极G栅极D漏极机理是:栅极电压VGS控制漏极电流ID结构有:N沟道P沟道3.4MOS逻辑门GDSMOS管除分N沟道、P沟道外,还分增强型和耗尽型。 增强型栅压VGS为0无沟道,耗尽型栅压VGS为0有沟道。1、MOS管的基本结构以N沟道增强型为例源、漏极结构对称,可以互换使用P衬P型衬底,N型沟道DGS2、N沟道增强型MOS管的工作特点:DGS栅极

2、电压VGS小于开启电压VGS(th)时,无沟道形成,漏极电流ID为0。VDS爱多大多大!(截止区)栅极电压VGS大于等于开启电压VGS(th)时,沟道形成,有ID形成,分两种情况:a、VDS较大,大于VGS—VGS(th),ID随VGS的增加而增加。但很快VDS已使ID饱和,没什么影响了。(饱和区)b、VDS较小,小于VGS—VGS(th),ID随VGS的增加也增加,但与VDS的大小密切相关。或者也可以这样说:对某一VGS,ID随VDS线性增加,且VGS越大,斜率越大,等效电阻越小。(非饱和区or可调电阻区)3、转移特性和跨导gmVGS和IDS的关系通常用跨导表示:IDSgm=————

3、VGSVDS=常数它代表VGS对IDS的控制能力。gm与沟道宽度和长度有关。沟道宽度越宽、长度越短,gm越大,控制能力越强。4、MOS管的输入电阻和输入电容MOS管的输入阻抗指栅极到源极(或漏极)的电阻,由于有SiO2绝缘层的阻隔,电阻极大,通常在1012欧姆以上。作为静态负载对前级几乎没有什么影响。MOS管的栅极、源极之间有很小的寄生电容,称为输入电容,虽然很小(几P或更小),但由于输入阻抗极高,漏电流很小,所以可用来暂时存储信息(如动态RAM)。5、直流导通电阻RON直流导通电阻是指MOS管导通时,漏源电压和漏源电流的比值:RON=VDS/IDS(二)、MOS反相器MOS反相器有四种形

4、式,我们只讲E/E型、CMOS反相器。E/EMOS反相器有两个增强型MOS管组成,一个作为输入管,一个作为负载管,两个管子的特性(如跨导)完全不同。由N沟道管构成的反相器叫NMOS反相器。见图:VVVTo2Ti1DD1、E/EMOS管反相器结构:当输入A=0V时:T1截止,T2导通。T1只有nA级漏电流。工作在负载线A点。AB输出电压:F=VDD-Vth2=5–2=3V设:Vth2=2VVGS1Vth1T1导通:工作在负载线B点。输出电压:由此可知:rd2»rd1就能很好实现倒相器逻辑功能。Vth1=1.5V2、E/EMOS管反相器工作原理:负载管特性

5、FA+VDDT2T1①与非门T3:负载管T1,T2两个串连驱动管当A,B中有一个低电平时,相应的驱动管截止,输出F为高电平。当A,B全为高电平时,T1,T2均导通,输出F为低电平。ABT1T2F00止止101止导110导止111导导0电路组成:工作原理:3.NMOS逻辑门N:0止1导通FAT2T1T3BT3:负载管T1、T2两个并连驱作动管当A,B中只要有一个高电平时,T1,T2总有一个导通,输出F为低电平。只有A,B全为低电平,T1,T2均截止,输出F才是高电平。输出和输入的逻辑关系是:ABT1T2F00止止101止导010导止011导导0同理:是与或非门电路组成:②或非门工作原理:FT

6、2T1T3AB-VDDFT5T1AT3C-VDDT2BT4DE/EMOS反相器的特点:单一电源,结构简单。负载管TL始终饱和,速度慢,功耗大。高电平不为VDD,有所损失。输出高低电平,取决于两管跨导之比。负载管跨导小,电阻大,影响工作速度。NMOS,PMOS电路存在三个问题:★负载管一直导通,当驱动管导通时,电源与地之间有静态电流,所以功耗大。★要保证输出低电平,要求rd2»rd1不利于大规模集成。★当驱动管截止时,由于负载管导通电阻rd2很大,对容性负载充电时间很长,使电路工作速度缓慢。CMOS集成电路由P沟道和N沟道增强型MOS管串连组成,CMOS电路能有效解决上述问题。二、CMOS逻

7、辑电路。TPTNVDDVIVO☞电路结构:PMOS作负载管,开启电压为负-Vth。NMOS作输入管,开启电压为正Vth。两个栅极G并联作输入端。G两个漏极D串连作输出端。DD两个衬底都和源极S接在一起,PMOS管源极接电源VDD,NMOS管源极接地。☞正常工作条件:电源电压大于两管开启电压绝对值之和。VDD>

8、VthP

9、+VthN1、CMOS倒相器SS☞工作原理假设:PMOS管VthP=-2.5VNMOS管VthN=2V

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。