数电实验报告(三).doc

《数电实验报告(三).doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路实验设计报告实验名称：集成触发器实验目的：学会用VHDL语言实现触发器的功能。实验仪器：1.计算机1台2.数字电路实验板1块实验内容：1.用VHDL语言描述D触发器，实现功能、时序仿真。2.用VHDL语言描述JK触发器，实现功能、时序仿真。3．用VHDL语言设计一个广告流水同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图5-11所示，图中¤表示灯亮，◎表示灯暗；并进行功能和时序仿真，并下载入FPGA，在试验箱上测试其电路功能。1CP◎¤¤¤2CP¤◎¤¤3CP¤¤◎¤4CP¤¤¤◎图5-11广告流水

2、灯状态图VHDL语言描述及仿真结果：1.D触发器(1)VHDL语言描述entitydiffqisport(clk:inbit;d:inbit;q:outbit);enddiffq;architectureoneofdiffqisbeginprocess(clk)beginif(clk'eventandclk='1')thenq<=d;endif;endprocess;endone;（2）功能仿真（3）时序仿真1.JK触发器（1）VHDL语言描述entityjkisport(clk:inbit;j,k:inbit;q:outbit);endjk

3、;architectureoneofjkissignalq1:bit;beginprocess(clk)beginif(clk'eventandclk='1')thenq1<=(jandnotq1)or(notkandq1);endif;q<=q1;endprocess;endone;（1）功能仿真（2）时序仿真1.流水灯（1）VHDL语言描述entitydengisport(q1,q2:inbit;l1,l2,l3,l4:outbit);enddeng;architectureoneofdengisbeginl1<=(notq1)or(no

4、tq2);l2<=(notq2)orq1;l3<=(notq1)orq2;l4<=q1orq2;endone;（2）功能仿真（1）时序仿真