基于AT89C2051的电子闹钟设计.doc

基于AT89C2051的电子闹钟设计.doc

ID:53960467

大小:851.00 KB

页数:30页

时间:2020-04-11

基于AT89C2051的电子闹钟设计.doc_第1页
基于AT89C2051的电子闹钟设计.doc_第2页
基于AT89C2051的电子闹钟设计.doc_第3页
基于AT89C2051的电子闹钟设计.doc_第4页
基于AT89C2051的电子闹钟设计.doc_第5页
资源描述:

《基于AT89C2051的电子闹钟设计.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于AT89C2051的电子闹钟设计电子闹钟的电路基本应包括秒指示电路、时间显示电路、按键电路、供电电源以及闹铃指示电路等几部分。4.1电子闹钟的硬件系统框架电子闹钟的系统框架如图4-1示。CPU按键与按钮电路复位等辅助电路4位数码管显示电路闹铃声光指示电路电源系统图4-1 时钟系统电路原理框图4.2电子闹钟电路的设计及原理电子闹钟电路的设计具体地说有:1.闹铃指示电路设计;2.系统时钟电路设计;3.电子闹钟的显示电路设计;4.系统复位电路设计。以下分别讨论:4.2.1闹铃指示电路的设计图4-2闹铃指示电路闹铃指示可以有声或光两种形式。本系统采用声音指示,其电路如图4-2

2、所示。其关键元件是蜂鸣器。蜂鸣器有无源和有源两种,前者需要输入声音频率信号才能正常发声,后者则只需外加适当直流电源电压即可,元件内部已封装了音频振荡电路,在得电状态下即起振发声。给予本电路的特点及实现功能的要求,我们选用有源的蜂鸣器。4.2.2系统时钟电路设计振荡电路用于产生单片机工作所需要的时钟信号。单片机内部有一个高增益反相放大器,其输入端为芯片引脚XTAL1,输出端为引脚XTAL2。在芯片的外部有XTAL1和XTAL2之间跨接的晶体振荡器和微调电容,共同构成了一个稳定的自激振荡器。图中的C1、C2电容起着系统时钟频率微调和稳定的作用,因此,应正确选择参数(30±10

3、pF),并保证其对称性。实验表明,这2个电容元件对闹钟的±走时误差有较大关系。。图4-3 系统时钟电路4.2.3电子闹钟的显示电路设计译码是编码的逆过程,在编码时,每一种二进制代码状态都赋予了特定的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码,实现译码操作的电路称为译码器。本设计采用显示译码器作为译码电路。在数字系统和装置中,显示器和译码器配合使用,或者直接利用译码器驱动显示器,这类译码器叫做显示译码器。本设计采用74LS47译码电路。图4-474LS47引脚图中规模集成电路74LS47,是一种常用的七段显示译码器,该电路的输出为

4、低电平有效,即输出为0时,对应字段点亮;输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0~15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码,输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。74LS47是输出低电平有效的七段字形译码器,它在这里与数码管配合使用。在数字钟电路中,译码器的输入信号就是计数器的输出信号,它的输出端接至数码管。计数器输出的四位BCD码经译码后,变成某个十进制数字对应的控制电平,去驱动数码管各段发光,从而把该数字显示出来。8421BCD码译码器74LS47真值表见表4-1。由表可

5、看出,74LS47的输出为一组七位二进制代码,有效信号为低电平。而共阳极数码管,要求输入为低电平,正好与74LS47的输出电平极性相适配。不必另加反相器。部分引脚功能LT:试灯输入,是为了检查数码管各段是否能正常发光而设置的。当LT=0时,无论输入A3,A2,A1,A0为何种状态,译码器输出均为低电平,若驱动的数码管正常,是显示8。BI:灭灯输入,是为控制多位数码显示的灭灯所设置的。BI=0时。不论LT和输入A3,A2,A1,A0为何种状态,译码器输出均为高电平,使共阳极7段数码管熄灭。RBI:灭零输入,它是为使不希望显示的0熄灭而设定的。当对每一位A3=A2=A1=A0

6、=0时,本应显示0,但是在RBI=0作用下,使译码器输出全1。其结果和加入灭灯信号的结果一样,将0熄灭。RBO:灭零输出,它和灭灯输入BI共用一端,两者配合使用,可以实现多位数码显示的灭零控制。表4-174LS47真值表字型输入输出NA4A3A2A1abcdefg000000000001100011001111200100010010300110000110401001001100501010100100601010100000701100001111810000000000910010000100最终的显示部分电路图如图所示图4-5时钟电路的显示电路4.2.4系统复位电

7、路的设计复位电路通常有:1)RC复位电路;2)专用µP监控电路。本设计采用的是RC上电复位电路。RC上电复位电路的实质是一阶充放电电路,系统上电时该电路提供有效的复位信号RST(高电平)直至系统电源稳定后撤销复位信号(低电平)。图4-6 RC复位电路4.3电源设计图4-7 闹钟的电源系统原理图AT89C2051通常有12v和24v两种型号,对应的时钟频率分别为12MHz和24MHz。考虑到交直流两用的要求和三端稳压电路选用的方便,选择工作电压为5V。ST公司的7805三端稳压芯片最接近标称值(最大输出电流为1.5A)。在设计中

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。