基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf

基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf

ID:53763447

大小:311.20 KB

页数:4页

时间:2020-04-25

基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf_第1页
基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf_第2页
基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf_第3页
基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf_第4页
资源描述:

《基于子项空间技术的低复杂度FIR滤波器实现-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、ApplicationofIntegratedCircuits基于子项空间技术的低复杂度FIR滤波器实现徐红,叶丰,黄朝耿(1.浙江工业大学信息工程学院,浙江杭州310023;2.杭州国芯科技股份有限公司,浙江杭州310012;3.浙江财经大学信息学院,浙江杭州310018)摘要:基于子项空间共享技术,利用硬件描述语言编程,在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现,并利用子项共享有效地减少加法器个数。综合结果表明,所提方法可以有效节省硬件资源,降低实现成本,适用于低功耗数字系

2、统设计。关键词:FIR数字滤波器;子项空间;子项共享;FPGA中图分类号:TNT13文献标识码:A文章编号:0258—7998(2014)06—0033-03ImplementationoflowcomplexityFIRdigitalfiltersbasedonsubexpressionspaceXuHong,YeFeng,HuangChaogeng(1.CollegeofInformationEngineering,ZhejiangUniversityofTechnology,Hangzhou310023,China

3、2.HangzhouNationalchipScience&TechnologyCo.,Ltd.,Hangzhou310012,China;3.SchoolofInformation,ZhejiangUniversityofFinance&Economics,Hangzhou310018,China)Abstract:FIRfiltersarerealizedonFPGAbyusinghardwaredescriptionlanguageprogrammingbasedonsharingcommonsubexpressi

4、on.Inthesetechniques,thecoeficientmultipliersarerealizedasamultiplierblock(MB)withsharedshiftersandadders,andcommonsubexpressionsharingisusedtoeffectivelyreducethenumberofadders.Theresultsofhardwaresynthesisshowthattheproposedmethodcaneficientlysavehardwareresour

5、cesconsumptionandachievelowerimplementationcosts,whichisinfavoroflOW—powerdesignofdigitalsystems.Keywords:FIRdigitalfilterdesign;subexpressionspace;commonsubexpressionsharing;FPGA当前在信息与通信领域,无论是为了解决能源问题数之间的子项共享,可以有效减少滤波器实现时加法器还是满足产品本身的需要,如何设计低功耗通信电子产的个数[4-81,从而降低实

6、现复杂度,节省硬件资源。品已成为当前国际上的研究热点之一。数字滤波器是各1子项空间及子项共享类电子系统中重要的组成部分,从实现的网络结构上可图1(a)为FIR滤波器的转置型结构。在这种结构中,分为有限冲激响应(FIR)滤波器和无限冲激响应(IIR)输入信号与滤波器的各个常系数h()(k=0,1,⋯,Ⅳ一1)滤波器。对同样的设计要求,FIR滤波器通常比IIR滤相乘并送入延时单元,这种操作通常被称为多常数乘法波器需要更高的阶数,但FIR滤波器较IIR滤波器更为MCM(MultipleConstantsMultiplicati

7、on)问题191,可以用移优化和简单,且能保证绝对稳定和线性相位,因此在语位寄存器和加法器网络来实现。因此,加法器可以进一音图像处理、数字电视系统等领域都得到了极广泛的应步分为延迟单元的结构加法器SA(StructuralAdders)和用lJ_。数字滤波器实质上是一系列包括加法、乘法和数常数乘法单元的加法器MBAfMultiplierBlockAdders),如据传输在内的运算,最终要用物理器件来实现。当把这些图1(b)所示。当滤波器阶数固定后,延时单元和SA的数设计好的数字滤波器用现场可编程门阵列(FPGA)器件量相

8、对固定(除非有些系数为0,SA会有所减少),因此来实现时13},通常用综合后的逻辑单元LE(LogicEle.FIR滤波器的实现复杂度主要决定于MBA的个数。ment)数来衡量硬件消耗。子项空间技术利用滤波器系一个离散子项空间中的元素可以通过下式构建l4】:《电子技术应用》2014年第40卷第6期33Applicat

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。