基于Verilog语言的I^2C总线设计和实现-论文.pdf

基于Verilog语言的I^2C总线设计和实现-论文.pdf

ID:53761872

大小:281.34 KB

页数:5页

时间:2020-04-24

基于Verilog语言的I^2C总线设计和实现-论文.pdf_第1页
基于Verilog语言的I^2C总线设计和实现-论文.pdf_第2页
基于Verilog语言的I^2C总线设计和实现-论文.pdf_第3页
基于Verilog语言的I^2C总线设计和实现-论文.pdf_第4页
基于Verilog语言的I^2C总线设计和实现-论文.pdf_第5页
资源描述:

《基于Verilog语言的I^2C总线设计和实现-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2014年第4期安徽电子信息职业技术学院学报No.42014第13卷(总第73期)JOURNALOFANHUIVOCATIONALCOLLEGEOFELECTRONICS&INFORMATIONTECHNOLOGYGeneralNo.73Vo1.13【文章编号]1671—802X(2014)04—0008—04基于Verilog语言的I2C总线设计和实现周轶男,李明,李霞(江南计算技术研究所,江苏无锡214083)[摘要]I2C总线是一个通用的低成本串行两线式总线接口,本文采用verilog语言实现了I2C控制器逻辑,并在操控数字温度传感器TMP75芯片上得到了正确性验证。[关键词]Veril

2、og;I2C总线;数字温度传感器[中图分类号]TP15[文献标识码]BDesignofanPcBusBasedonVerilogZHOUYi—Nan,LIMing,LIXia(JiangnanInstituteofComputingTechnology,Wuxi214083,Jiangsu)Abstract:TheI2Cbusisapopularandlow—costserialwiththetwo-wireinterface.TheVeriloglanguageisusedtoimplementanI2Ccontrollogic,whichhasbeenvalidatedbysuccessf

3、ullycontrollingtheTMP75chiponadigitaltemperaturesensor.Keywords:Verilog;I2Cbus;digitaltemperaturesensorI2C(Inter—IntegratedCircuit1总线是一种由的要求,因此要求能够借助先进的EDA工具,使用PHILIPS公司开发的两线式串行总线,用于连接微一种描述语言,对数字电路和数字逻辑系统能够进控制器及其外围设备。IZC总线最主要的优点是简单行形式化的描述,这就是硬件描述语言HDL性和有效性。由于接口直接在组件之上,因此IC总(HardwareDescriptionLangua

4、ge)。数字逻辑电路设线占用的空间非常小,减少了电路板的空间和芯片计者可利用这种语言来描述自己的设计思想,然后管脚的数量,降低了互联成本。I2C总线最初为音频利用EDA工具进行仿真,再自动综合到门级电路,和视频设备开发,如今已经成为芯片间低速串行通最后用ASIC或FPGA实现其功能。当前业界的硬信的事实标准,被广泛使用在娱乐消费、控制类电子件描述语言主要有VerilogHDL和VHDL。设备场合。VerilogHDL是一种描述电子电路行为和结构一、Verilog硬件描述语言的硬件描述语言,用于从算法级、RTL级、门级到开随着电子设计技术的飞速发展,设计的集成度、关级的多种抽象设计层次的数字系统

5、建模。Verilog复杂度越来越高,传统的设计方法已满足不了设计HDL语言最初是1983年由GatewayDesign★[收稿日期]2014—06—03[作者简介]周轶男(1970一),女,江苏无锡人,高级工程师,研究方向:密码信息安全。E-mail:zhou_register@126.com.圜困国囫周轶男★李明★李霞——基于veril。g语言的I2C总线设计和实现第4期Automation公司为其模拟器产品开发的硬件建模语待受控单元发出一个应答信号,CPU接收到应答信言。由于模拟、仿真器产品的广泛使用,VerilogHDL号后,根据实际情况作出是否继续传递信号的判断。作为一种便于使用且实用

6、的语言逐渐为众多设计者若未收到应答信号,由判断为受控单元出现故障。所接受。在1995年Verilog语言成为IEEE标准,称在SCL线是高电平时SDA线从高电平向低电为IEEEStd1364—1995。平切换这个情况表示开始条件,当SCL是高电平时VerilogHDL语言不仅定义了语法,而且对每个SDA线由低电平向高电平切换表示停止条件,开始语法结构都定义了清晰的模拟、仿真语义。因此,用和停止条件一般由主机产生,总线在起始条件后被这种语言编写的模型能够使用Verilog仿真器进行认为处于忙的状态,在停止条件的某段时间后,总线验证。它从c编程语言中继承了多种操作符和结被认为再次处于空闲状态。构,

7、使得Verilog语言的核心子集非常易于学习和使三、verilog语言实现I2C总线控制器用。首先实现I2C总线控制器,整个逻辑设计划分二、I2C总线概述为两个模块,一个是uc接口模块,一个是FC物理I2C总线是由数据线SDA和时钟SCL构成的串接口模块。uc接口模块解析地址总线、数据总线以行总线,可发送和接收数据,每个器件都有一个惟一及控制信号,启动I2C物理接口模块进行数据的接的地址识别。I2

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。