快速捷变频率合成器的研制.pdf

快速捷变频率合成器的研制.pdf

ID:53570860

大小:204.58 KB

页数:4页

时间:2020-04-18

快速捷变频率合成器的研制.pdf_第1页
快速捷变频率合成器的研制.pdf_第2页
快速捷变频率合成器的研制.pdf_第3页
快速捷变频率合成器的研制.pdf_第4页
资源描述:

《快速捷变频率合成器的研制.pdf》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第24卷第2期兵工学报Vol.24No.22003年5月ACTAARMAMENTARMay2003一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一快速捷变频率合成器的研制郭德淳杨文革。费元春(北京理工大学电子工程系,北京,100081)(装备指挥技术学院测量控制系。)摘要本文介绍一种低杂散低相噪快速捷变频率合成器的实现途径,该合成器采用直接数字频率合成芯片(AD9852)加倍频的方案。为提高频率捷变速度和输出频率精度,采用T公司的TMS320C31作为控制电路,捷变频时间小于200ns

2、,相位噪声小于-124dBc/~Z/1k~Z.关键词信息处理技术;直接数字频率合成器;TMS320C31;频率捷变中图分类号TN95频率合成技术是现代电子系统中的一项关键技CMOS技术的直接频率合成器。AD9852的DDS系术,在很大程度上决定了系统的工作性能。直接数统用双48bir可编程频率寄存器(一路频率控制字,字频率合成(DDS)是近年来迅速发展起来的新的频另一路步进频率控制字),在数据进入正弦查表之前率合成方法,它将先进的数字信号处理理论与方法被截断成17bir,最后由内部集成的12bir的DAC产引入频率合成领域,从相位的概念出发,采用了数字生模拟信号

3、输出。采样技术进行信号合成。AD9852内部有4!20倍的可编程参考时钟乘法器、线性或非线性调频、自动双向频率扫描、sin!/!DDS捷变频率合成器技术方案拟定!函数校正、双14bir可编程相位偏移寄存器、12bir!.!技术指标要求可编程波形通/断键控功能。输入参考时钟有单端带内起伏<3dB,频率捷变时间<200ns,杂散抑和差分两种输入方式,其频率转换速度可达每秒制度>50dB,谐波抑制度>35dB,输出信号波形形100>106个频率点。AD9852主要应用于本振频式为LFM、PM,输出信号相噪小于-110dB/~Z/率合成、可编程时钟发生器、雷达和扫描系统

4、的线性1k~Z.调频源、仪表检测、无线射频发射机等。!."DDS芯片的选定!.#捷变频率合成器的总体方案根据技术指标要求,DDS芯片的选型非常关根据对AD9852的杂散指标分析,其在要求的键。由于DDS输出信号的最高频率受到时钟频率输出频带内的宽带杂散达不到指标要求。所以选择的限制(最高输出频率一般小于时钟频率的40%),AD9852杂散抑制比较好的频段(实际输出频率的并且DDS输出信号频率越接近上限,性能指标越一半),然后再进行倍频。由于宽带输出信号的谐波差。因此,从提高频率合成器的性能指标来讲,应选抑制也很难做得比较好,先对DDS的输出信号进行择时钟频率高的

5、DDS芯片。而目前能见到的高时分路后再分别倍频来提高谐波抑制度同时进一步降钟频率的DDS芯片其D/A最高为8位,其杂散抑低杂散。制比较差(理论值也不会优于45dB),功能也比较单为了缩短跳频时间,提高频率分辨率,根据系统一。经过分析比较,选用了AD公司最新推出的高的性能要求,本系统的控制电路以高速数字处理器性能时钟频率达300M~Z的AD9852芯片。TMS320C31为核心,来实现对DDS的控制。C31AD9852主要性能如下:有许多优良性能,它是32倍单片机,具有16M字AD9852是AD公司最新生产采用先进的(32位)存储器空间,片内拥有2块RAM,每块含

6、有2002年2月收稿,2003年3月定稿。278兵工学报第24卷1K字内存,可以执行整型和浮点运算,单周期指令倍频加放大电路选用低相噪硅双极晶体管执行时间为4Uns左右,运算速度可达4UMFLOPS2SC3358,虽然其偏置及匹配电路比微波单片集成和2UMIPS.电路放大器复杂一些,但噪声系数(!"!1.1db,"T为了便于通用主控微机与高速微处理器控制电=7Gz)优于微波单片集成电路放大器的噪声系路通信联接和高速数据传送,本系统利用微机打印数。微波单片集成电路有时无法满足一些特殊的需机接口与微机控制的高速控制电路并行接口相连,要,针对频率综合器的具体要求,决定

7、采用使系统有较好的适应性。主控机与高速控制电路之2SC3358。倍频及放大电路中的选频和匹配网络采间选择中断方式传送数据。用EESOF软件进行仿真优化设计。模拟信号的倍主控机将命令和大批的数据传到高速控制电频与放大电路采用微带线设计,为提高对寄生信号路,然后由其直接对DDS等对象施行控制,这与各(基波和各次谐波以及它们的组合频率)的抑制,结种具体的技术性能相联系。这种方式的优点是速度构尽量紧凑,接地和滤波采取了很多有效措施。快,可充分发挥高速控制电路的高速数据处理性,$""#捷变频率合成器达到的性能指标及如:频率捷变、线性调频、非线性调频、相位编码等方测试曲线式

8、。高速控制电路可以按预先

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。