新手学版图—理解版图的层.doc

《新手学版图—理解版图的层.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、新手学版图—理解版图的层(详细)作者：nfmao    文章来源：本站原创    点击数：3116    更新时间：2006-8-17    新手学版图—理解版图的层版图相对入门比较简单，但大多数新手只了解了表面的意思却没有真正理解版图。所以虽然能够将版图画出，却不能说明为什么要这样做。有鉴于此，本文就收集了一些资料，希望可以帮助新手们加速对版图的认识。本文介绍基本CMOS流程，不再强调如何操作软件，而是着重讲解具体的原因，因本人水平有限不足之处还望见谅。以CMOS反相器为例，基本原理很简单，当输入高电平时，NMOS导通，输出端连接到地；当输入端为低电平时，PMOS导通，输出端连接到VDD。

2、版图的目的就是要以图形的方式形成这两个MOS管，并且有输入、出端，还有连接点连接到地或电源。有源区加POLY自对准形成MOS管子，输入为POLY，输出为金属连线，连接点为CONTACT。首先创建新的cellview背景代表P型衬底，材料为Si-100电阻率约5-10Ωcm，清洗后生长约200Å氧化层，再以LPCVD(低压化学气相沉积)沉积氮化硅约800A。Wafer厚度大约为750um，但最后打磨贴片后的厚度大约只有约250um。(10000A=1um) 氧化层的应用大致可分为：屏蔽、遮蔽、场区及局部绝缘、衬垫、缺陷去除、栅介电层、浅沟槽阻挡，厚度依次约为200A、5000A、3000-50

3、00A、100-200A、<1000A、30-120A、100-200A。氮化物一般较为致密，所以可以用来隔离、阻挡，以及CMP的停止层。涂布光阻、曝光、显影，以氮化物等离子体干法刻蚀去除氮化硅，剥离光阻(以下将省略一些层的去除过程)。版图Active层将定位出有源区，非有源区将通过LOCOS(硅的局部氧化)生长场氧化层，厚度大约3000-10000A。不过因该过程存在鸟嘴效应及表面平坦度问题，90年代后已经由STI(淺沟槽绝缘)所取代。版图P-well层定位P-well区域，在这一区域离子植入B+/225KeV/3x10^13cm^-2。用版图N-well层定位N-well区域，离子植入P

4、+/600KeV/2x10^13cm^-2。以P/250/2x10^12+P/1200/3x10^13+950C,30min,为例最后深度大约2um，方块电阻790ohms。传统工艺制成的阱区深度约4um左右。阱区形成后还可能进行阈值调整处理，这一步不需要版图层的参与。版图Poly层定位poly及gate，不过在形成channel(沟道)之前，必须生长出一层优质的氧化层，这一层的厚度约30-120A，可能实际测量出来只有十几埃。在这一层上以LPCVD沉积多晶硅约0.5um，并对poly掺杂P/30/5x10^15。因为多晶硅各向异性所以采用RIE(反应离子刻蚀)方法进行刻蚀。自对准形成源、漏

5、极，被poly层挡住与active层重叠的下面将会是MOS的沟道，剩下的active区域将形成源、漏极。为了抑制热电子或热载流子效应要通过LDD(轻掺杂漏极)首先进行轻掺杂，然后在栅上形成侧墙后再以低能量、高电流来形成源漏区，这样会形成一个梯度。版图P-imp层决定形成P+型，离子植入B/10/2x10^15，版图N-imp层决定形成N+型，离子植入As/30/3x10^15。通常该区域的深度在2um左右。 此时器件已经基本形成，之后要为连接作好准备。在表面濺射一层金属层(比如Ti)，在与硅接触的表面反应形成金属硅化物(silicide)，在外表面形成TiN。如果栅、源、漏极都有silici

6、de俗称为salicide，如果只形成在多晶硅上称为polycide。表面平坦化处理时，可以通过加热掺杂的BPSG(硼磷硅玻璃)软化流动，或以CMP(化学机械研磨)以达到表面平坦化。版图contact层定位连接孔，contact光掩膜通常采用Dark形式，即图形区域透光，背景不透光，配合正光阻，光照射的区域可溶化，以此定位出开孔区域。孔内金属是以MOCVD(金属有机化学气相沉积CVD)形式沉积金属W(钨)，再以CMP方式打磨多余的金属。濺射第一层金属，并以版图metal1层，刻画出金属连线。覆盖CMP(介电层)，以同样的方式开孔(版图via1层)，刻画第二层金属(版图metal2层)。如果是

7、完整的项目还要使用版图pass层开出PAD的位置，并进行钝化处理以PECVD(介质等离子体增强化学气相沉积)沉积氮化硅，以达到保护芯片的目的。现在各层的作用已经有了说明，接下来将利用实际的作用来举例说明，层与层之间的关系。1，版图P-well层，N-well层在衬底形成各自的阱区，它们之间的关系应该不能相互重叠。2，因为器件形成在阱中，所以器件的图形必须被阱所覆盖，要么在P-well中，要么在N-well中。