基于FPGA的多路高速数据传输同步时延测量系统-论文.pdf

《基于FPGA的多路高速数据传输同步时延测量系统-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第38卷第2期电子器件Vo1．38No．2ChineseJournalofElectronDevicesApr．20152015年4月ASynchronizationDelayMeasurementSystemfortheMulti-ChannelHigh-SpeedDataTransmissionBasedonFPGAPANGJinhao，SUTao，YANGTao，XIONGZicheng(NationalLaboratoryofRadarSignalProcessing，XidianUniver

2、sity，Xi’an710071，China)Abstract：Inordertomeasurethesynchronousdelayofthemulti—channelhigh—speeddatatransmission，asynchro—nousdelaymeasurementsystemisdesigned，whichmovessamplingpointswiththeInputOutputDelayElement(IO-DELAYE)andtheMixed—ModeClockManager(M

3、MCM)ofaFPGA．Thusthesampleddataatdifferentsamplingpointsareobtanined．Throughanalyzingthesampleddatawithacomputer，theunstablesamplingpointswillbefound，whichcanbeusedtocalculatethesynchronizationdelay．ThsusageoftheIODELAYEleadstothehighpre—cisionandthecomb

4、inationoftheformerwiththeMMCMmakesthesystemhaveawidemeasurementrange．Expefi—mentsshowthattheperformanceofthesystemisstablewiththemeasurementerrorlessthan0．2ns，andit'ssuitableforthemulti-channelhigh—speeddatatramitting．Keywords：highspeeddatatransmission；

5、synchronizationdelay；FPGA；IODELAYE；MMCMEEACC：6210doi：10．3969／j．issn．1005-9490．2015．02．043基于FPGA的多路高速数据传输同步时延测量系统术逢锦昊，苏涛，杨涛，熊梓成(西安电子科技大学雷达信号处理国家重点实验室，西安710071)摘要：为了测量多路高速数据传输的同步时延，设计了一种同步时延测量系统，采用FPGA的输入输出延迟单元(IODE．LAYE)和混合模式时钟管理器(MMCM)移动采样点位置，得到不同采样点位置的

6、采样数据，通过计算机分析采样数据，找到传输不稳定的采样点位置，并计算出同步时延。IODELAYE保证了系统的高精度，通过与MMCM的结合，使系统具有宽量程的特点。测试结果表明，该系统性能稳定，测量误差小于0．2ns，适用于多路高速数据传输场合。关键词：高速数据传输；同步时延；现场可编程门阵列；输入输出延迟单元；混合模式时钟管理器中图分类号：TN919．3文献标识码：A文章编号：1005—9490(2015)02—0447—05串行数据传输技术具有传输速度快，抗干扰能实现多路高速数据传输同步时延的高精度

7、测量。力强的优点，广泛应用于雷达，航空航天和其他测控1多路串行数据同步传输领域1-4]。随着FPGA技术的发展，出现一种多路串行数据同步传输方式L2J，具有速度高、链路数量多路串行数据同步传输时序图如图1所示，在数少和设计复杂度低的优点。这种方式的关键是测量据链路的发送端和接收端使用同源的数据传输时钟和调整同步时延，文献[2]借助FPGA的SelectIO资Clk，采用一个帧同步信号Frame标志每帧串行数据源测量同步时延，要求传输数据已知，量程是FPGA的起始位，同步传输多路高速数据Data。由于存

8、在能够实现数据的最大延迟值。在实际应用中，存在PCB走线不等长等多种因素，多路数据的稳定期并不传输数据需处理才能得知以及超出量程的问题。为能完全对齐，出现同步时延问题。接收端只有一个采了满足更为复杂的测量需求，本系统采用Xilinx公样时钟，同步时延较大时，采样时刻可能是某路数据司的Vi~ex6系列XC6VLX240TFPGA，通过输人输的不稳定期，造成误采样，使数据传输出错，例如图中出延迟单元(IODELAYE)延迟数据和混合模式时钟的Datan路数据