基于FPGA的多路交流信号同步采集系统的实现

《基于FPGA的多路交流信号同步采集系统的实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

维普资讯http://www.cqvip.com第34卷第3期继电器Vo1．34No．32006年2月1日RELAYFeb．1，200671基于FPGA的多路交流信号同步采集系统的实现胡晓菁，李朋，郭佳佳，宋政湘(西安交通大学电气_r_fz学院，陕西西安710049)摘要：分析了传统微机继电保护数据采集及存储结构，提出一种多路交流信号同步采集的设计方案。设计采用自顶向下的设计方法，使用一片FPGA完成A／D采样控制和数据存储的集成。解决了传统的数据采集系统运行效率不高，软件编程复杂的问题，实现了数据同步采集及存储和通道可选择控制等功能，此外给出了使用嵌入式逻辑分析仪的测试结果。关键词：微机继电保护；同步采样；FPGA中图分类号：TM930．12文献标识码：B文章编号：1003-4897(2006)03-0071-05一1"21J1J0引言—I数字培U●HAX目前微机继电保护较为流行的设计方案是基于I533。咽l存器lDSP+微处理器的结构。在这种结构中DSP作为微MAX采样控处理器的协处理器完成对所有数据的处理，与微处125制模块垌微处理器理器通过双端口RAM实现数据传输。该结构的不AdelI旦笪竺里l足，一是在A／D采样结束后DSP都需要等待一段时一●FPGA间才能读取数据，当采样通道增加时这种时间的积图1系统的结构图累更加明显。随着采样点数的增加，复杂算法的应Fig、1Systemarchitecture用，在此过程中所浪费的时间显得更加珍贵；二是在DSP和微处理器之间加入双口RAM，增加了控多路选择器MAX4533组成，二者相互配合完成16制复杂程度和硬件的成本。路信号的采集。为了减小因被测信号频率变化引起随着现场可编程逻辑门阵列FPGA(FieldPro—后续算法处理的非同步误差，采用同步采样的数grammableGateArray)容量和密度的不断提高，原有据采集方法。FPGA作为整个采集系统的核心，依的分立元件实现的系统可以在一片大容量的FPGA次完成数字倍频、模拟信号通道的切换、A／D转换实现系统集成即SOPC(SystemOnProgrammable的控制、数据的存储。外部的微处理器可以通过接Chip)，以降低产品的成本，在速度和可靠性上FP—口模块方便地读取采样数据。GA也有DSP和微处理器不可比拟的优势。在电力本文选用Altera公司的Cyclone系列大规模可系统中电子装置的硬件设计中，已经开始采用可编编程逻辑器件EP1C12Q240C8作为设计的目标器程逻辑器件，并完成系统中的一些重要的工作，如数件，它基于1．5V、0．13m及全层铜SRAM工艺，据采集、数据处理。具有丰富的可编程资源和片内RAM资源，并具有本文的目的就是利用一片FPGA设计16路交实现SignalTapII嵌入式逻辑分析仪的功能，配合流信号同步采集及存储系统，减少硬件成本，简化微QuartuslI软件SignalTapII工具可完成被测信号的捕处理器对采样过程的控制，提高微处理器运行效率，获和观测，便于系统测试。实现对实时性要求更高的保护装置。1．1数字倍频器的设计在数字信号处理中使用较多的是N=2(n为1设计方案正整数)的倍频采样，鉴于此种情况，本文将介绍采系统由采集电路和FPGA组成，系统结构框图用VHDL语言进行可综合的2倍频的数字倍频器如图1所示。设计的方法。数字倍频器主要由同步防抖动电路、采集电路由一片A／D转换器MAX125和两片测周期计数器和分频器组成，如图2所示。 维普资讯http://www.cqvip.com72继电器ji—1ji]I．ii厂l『j图2数字倍频器Fig．2Digitalfrequencymultiplier。厂]厂．厂-]r_]r_]厂同步防抖动电路实际上是一个倒数计数器，被state操作c。out~