《高速电路设计及其在板级电路中的应用》.pdf

《《高速电路设计及其在板级电路中的应用》.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子技术●Electronictechnology高速电路设计及其在板级电路中的应用文／王东霞作为传输高速电路的传输线，且PCB上传输上加上一个方块的额外电容，在进行计算时，文章将主要从高速电路的含线的时序问题是成为整个PCB时序裕量的重90。的额外电容值应当是要加到模拟发生弯曲义、现状出发，对理想传输线设计、要组成部分。高速电路应用在板级电路上传输的传输线上。非理想互联以及高速电路设计的线的设计时，分别是微带线与带状线。通过现三方面联系问题进行分析与探讨，4高速电路设计的三方面实案例，可以确定系统时钟的特性阻抗、传输拟定出相应的解决办法。延迟与时钟单板叠层的方式。4．1电源系统完

2、整性(1)在计算特性阻抗时，可通过仿真电源系统的完整性是由SI、PI以及EMI结果进行表示，如将特性阻抗控制在3O欧姆所组成的。SI常见的问题有反射、串扰、抖【关键词】高速电路板级电路电源完整性～8O欧姆之间时，即可正常工作。动以及同时开关噪声。在进行SI设计时，需(2)在确定传输延迟时，根据相差最要将上述问题限定在系统噪声的裕量当中，才坏的情况进行计算，微带线的传导延迟为能够实现驱动器与接收器之间的稳定传输。PI150PS／in，带状线为l80PS／in。系统时钟的现代电子产品为了应对市场的需求，在是需要能够满足最大瞬态的电流供应，电压传导时间公式为T长=13"0．18=2．34

3、ns，T短电路的设计及其应用板级电路上都有着显著的=变化在最大容许波动范围内，电源系统自身能提高，但也正因为如此，致力于系统工作频率、5O．15=0．75ns。够阻抗最大值。在对EMI进行设计时，为了芯片开关的速率的提高，导致产生了多种系统(3)在计算单板叠层时，设时钟板为8层，4个信号层与4个平面层，板厚为2mm。在进确保电子产品各个模块能够满足的电磁兼容特性的问题，严重影响了设计出来后产品的质量。性，在设计标准中，需对测试项目、测试时的行叠层设计时，需要考量板材的介电常数、层因此文章在高速电路设计及其在板级电路中的间介质厚度以及布线宽度。环境、测试设备以及不同频段的对应限制进行

4、最初，将例如电源系统完整性、sI、PI等问题设计。提出，分析并拟定相关的解决办法。3高速电路的非理想互联4．2非理想回路1高速电路的含义与现状在高速电路的设计中，电子产品频率的在进行非理想回路设计的时候，最为基本1．1高速电路的含义损耗、阻抗不连续以及拐角影响都是属于非理想互联。该部分在过去高速电路设计中，经常的设计原则就是尽量的减少非理想回流路径。高速电路在含义上主要有两方面，分别会被忽略，在现代技术的高速发展中，该种问在选择上可选电感最小路径，选择该路径，其是设计电路频率高与数字信号跳变快。(1)当数回流路径的不连续所引起的最基本效应，能够题就显得非常的严峻。字逻辑电路的频率达

5、到了50MHz以上时，且增加串联电感。第二个则是选择信号跨越地平占到了整个系统的三分之一可称为高速电路；3．1传输线损耗面上的沟槽，因为是有很小很少的一部分的地(2)当数字信号上升或下降的时间与信号周期相回流是通过沟槽电容穿过沟槽，剩余部分绕过在上文了解到，由于电子技术的发展是比的比率大于5％时，即可称为是高速电路。沟槽。假设沟槽非常的长，那么信号线在跨越朝着更加小，更加快的方向发展，传输线的尺沟槽的时候就会成为开路，促使串联电感增加，1．2高速电路的现状寸与原件也处于不断缩小的态势中。传输线一到地电容减小，阻抗也得到增加。旦受到损耗，将会直接影响电子数字系统的性当前的电子技术一般

6、是应用在通用系统能，从而减少信号幅度，影响时间裕量。而传5结语中，电子技术也随着时光的推移，一步步的向输线的损耗也可分为导体直流损耗、介质直流前迈进。92年的电子系统期间的工作频率只损耗、集肤效应以及频率的介质损耗[4]。综上所述，现代社会的高速电路发展跟半有40％是在30MHz以上，且体积大，管脚少导体工艺改进技术有着非常明显的联系，通过94年有50％的工作频率达到了50MHz，使用3．2码间干扰工艺改进技术，板级电路芯片集成度越高，功封装方式的器件开始大量的出现在市场上。在能就越强，相应的，芯片的面积也会越小。文一旦信号沿着传输线进行传输时，因为96年以后，大部分电子系统的工作

7、频率已经章简要的对设计之初的几个问题进行了分析，反射、串扰等信号跳变的原因，总线上的噪声达到了100MHz以上，且体积小与管脚数多。其最终目的是设法促使设计出的电子系统整体会对传输线上的信号产生影响，促使其时序与但也是因为高速发展的因素，电子系统设计在性能达到最优效果。信号质量出现恶化，最终超过允许的容县。在对体积改变的同时，电路在布局的时候，布线进行高速电路设计时，为避免码间干扰，首先的密度就会增大，信号频率就在提高，信号边参考文献需要仔细分析码间干扰对性能产生的作