Cadence新手简明教程.ppt

《Cadence新手简明教程.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1Cadence使用方法简介Cadence公司简介Cadence公司是一个专门从事电子设计自动化（EDA）的软件公司，是全球最大的电子设计技术(ElectronicDesignTechnologies)、程序方案服务和设计服务供应商。产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。2主要内容1.原理图部分capture软件使用方法2.PCB线路板部分allegro软件使用方法3capture流程4新建project摆放par

2、t连线修改part属性进行DRC输出网表输出物料清单等文件新建partCapture5勾选这一项将所选产品作为默认使用的6Newproject7编辑已有的设计文件点击菜单栏中file->open（快捷键ctrl+o），然后在工程文件目录中寻找“*.dsn”（打开设计文件）“*.opj”（打开工程文件）89Newlibrary10Newpart11Newpartproperties需要填这两项12待编辑的元件里面不需要snaptogrid边框和引脚必须snaptogrid，保证电气属性13可用于编辑元件的工具栏1415更改原理图页大小如果需要更

3、改原理图页大小，可以在工程文件目录中选择相应的原理图页，右键选择schematicpageproperty1617在option->preference中根据自己的喜好更改设置18Placepart按p调出右侧的placepart窗口从中选取需要的元件，双击或enter或点击面板上的放置按钮摆放该元件，可放任意多个，放完按ESC退出。19常用快捷键（可以在菜单栏place下拉菜单中查看）W——连线J——连接点B——总线X——不连线的引脚E——总线入口N——网络别名T——添加文字R——旋转元件(逆时针旋转90°）I/O——放大/缩小ESC、de

4、lete20摆放层次块212223引脚的连接1.同一原理图页中的引脚，可以用相同的网络别名来保证其连接2.不同原理图页中的引脚，使用off-pageconnector来连接，或者使用Port（建议使用off-pageconnector，因为连接更可靠）3.层次块上下层之间可以用hierarchicalPort来连接24更改元器件属性25Editproperty窗口26批量修改属性27Editpart28Part可以整个复制过来，然后再局部修改Editpart在关闭图页的时候会询问update“current”还是“all”，如果想放弃修改，点

5、击discard。这里需要注意一点，即使你在原理图中更改了part，库中的这个元件仍然没有变化。在库中更改了元件，还需要在designcache中选中对应的designcache，右键选择“updatecache”之后才能使用。29Editpart原理图30原理图处理31323334最后输出的网表文件物理封装信息及器件属性、驱动类型（room、value等）网络表文件（连接关系）驱动分配文件（电压需求、替换封装类型及电气特性等）35生成器件清单36BOM文件37制作交互表报告复合封装中没有使用的元件元器件的坐标38XRF文件内容39属性参数4

6、0相应的exp文件41Capture同allegro交互42勾选了intertoolcommunication之后，在PCB布局模式下，选中原理图页的一个元件，PCB中对应的封装就会高亮，并且可以移动4344休息一下AllegroAllegro是Cadence公司推出的先进PCB设计布线工具。Allegro提供了良好且交互的工作接口和强大完善的功能，和它前端产品Capture的结合，为当前高速、高密度、多层的复杂PCB设计布线提供了最完美解决方案。45流程制作pad46制作symbol导入网表开始摆件布线检查、修改铺铜删除孤岛后处理设置规则P

7、addesigner47不要忘记这里48单层模式49Allegro50标题栏菜单栏工具栏命令窗口状态栏整体视图控制面板51常用快捷键F3（开始走线）F4（显示属性）F6（完成）F8（oops，取消上一步操作）F9（cancel，取消本次命令）SF3（推挤走线）SF6（移动）SF4（测距）Ctrl+F5（color选项卡）ctrl+d（删除）滚轮上下（或F11、F12）放大缩小52Newdrawing（首先建立需要的所有封装，这样导入网表才不会报错）53设置Display->color/visibility（ctrl+F5），设置各个层，各层线

8、的颜色和可见性girds设置格点Setupdesignparameter设计参数constraint规则约束54555657一个RB_1_2的封装（Cadence命