去藕电容在PCB板设计中的应用.pdf

去藕电容在PCB板设计中的应用.pdf

ID:52955351

大小:477.10 KB

页数:5页

时间:2020-04-03

去藕电容在PCB板设计中的应用.pdf_第1页
去藕电容在PCB板设计中的应用.pdf_第2页
去藕电容在PCB板设计中的应用.pdf_第3页
去藕电容在PCB板设计中的应用.pdf_第4页
去藕电容在PCB板设计中的应用.pdf_第5页
资源描述:

《去藕电容在PCB板设计中的应用.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、总第卷第期电测与仪表年第期去耦电容在板设计中的应用徐亮,阮江军,甘艳,莫付江,文武武汉大学电气工程学院,武汉摘要:在板设计中应充分考虑电磁兼容方面的问题,合理地使用去耦电容在板防止电磁干扰中具有重要作用,本文就去耦电容的容量及其具体应用作了较为全面、详细的叙述,同时还介绍了增强去耦电容效果的一些实用方法。关键词:去耦电容;板;电磁兼容中图分类号:,文献标识码:文章编号:(),,,,,,,:,,:;;概述随着电子技术的发展,电子设备在各个方面的应用越来越普及,对于电子设备的电磁兼容性要求寄生,,集成芯片也越来越

2、高,对电子设备的抗干扰能力也有了严格电源去耦电容要求,而板设计在电子设备的电磁兼容性及抗能力方面有着重要的作用。本文主要讨论的是在板设计中如何合理地使用去耦电容的问题。图加在电源端和接地端之间的去耦电容去耦电容的作用()板的电源线存在寄生电阻、电容、电上供电线路的寄生阻抗有可能产生下述感,线路电感的反电动势又使集成片得到的电源电三种电磁干扰,所以应采用去耦电容(如图)来防压高于额定值。所以当集成片电源端子上电压振荡止和减轻这些干扰的影响。的幅值超过数字逻辑元件的噪声容限时就会产生干()门电路开关瞬间电流是跳跃

3、式变化的,由扰。于集成片通过电源线与电源相连接,电源线的电感去耦电容的充放电作用使集成片得到的供电电将会阻止电流的瞬态变化,从而影响集成片的响应压比较平稳,减小了电压振荡现象;集成片可以就近速度。在各自的去耦电容上吸收或释放电流,不必通过电()集成片的瞬态变化电流流过环路面积较大源线从较远的电源中取得电流,因此不会影响集成的电源线路时,将会产生较为强烈的对外辐射噪片的速度;同时去耦电容为集成片的瞬态变化电流声。且由于各集成片很可能会流经相同的线路,相提供了各自就近的高强通道,从而大大减小了向外互之间存在较大的

4、公共阻抗,从而产生了较严重的的辐射噪声且相互之间没有公共阻抗,因此抑制了共阻抗耦合干扰。总第卷第期电测与仪表年第期共阻抗耦合。在一定的引线电感,这些电感与电容将产生串联谐由于去耦电容在高频时的阻抗将会减小到其自振。谐振频率(具体计算方法如下面内容所述),因而可在谐振频率点处阻抗最小,其为高频电流所以有效地去除信号线中的高频噪声,同时相对低频提供的通道阻抗最小,所以去耦效果最佳。所以谐振来说对能量没有影响,所以可在每一个集成片的电频率将是使用去耦电容时应首要考虑的问题。计算源地脚之间加一个大小合适的去耦电容。在

5、选择去引线电感的公式为耦电容类型时,应考虑那些低电感的高频电容,例如高频性能较好的多层陶瓷电容或独石电容。去耦电容的容量()从上述三种作用出发可得到去耦电容容量必须式中———导线的长度;满足下列条件:———导线的半径。()集成片与去耦电容两端电压差必须小一般实际使用电容的引线电感约为每英寸于噪声容限,同时每个过孔约有到的电感,由()()式中———门电路开启时所需暂态电流幅值;即得理论上的谐振频率。具体使用的去耦电容的自———门电路开启所需时间,一般为脉冲上谐振频率随封装形式以及引脚长度的不同而有所变升时间;化

6、,应进行具体的测量。引线为英寸的去耦电———去耦电容的电感(包括引线电感以及容的自谐振频率可参见文献。去耦环路电感)。应注意到由于表面安装式电容器有较小封装()从去耦电容为集成片提供所需的电流的角形式,所以其引线电感较低且没有径向引线或轴向度考虑,其容量应满足引线电感,故其自谐振频率比普通形式的电容器高()倍。理想的去耦电容应能提供逻辑设备所需的暂态在进行去耦电容器容量选择时,一旦工作频率电流。当集成片门电路由关闭状态翻转成开启状态超过其谐振频率时,串联电路呈感性,阻抗随频率升时,将在内从去耦电容中吸收大量的

7、暂态电流高而增加。由于去耦支路作为高频去耦通道的条件,该电流不仅包括门电路开启所需的电流,还包括是驱动下一级门电路负载的扇出电流。由于去耦电容去耦支路阻抗电源线阻抗在内仅提供能量,还来不及从电源中获得补充能所以去耦支路的去耦效果将随频率升高而下量,所以电容上的电压将下降,该电压跌落应被降,最后甚至不起作用。此时应根据集成片的最高谐控制在规定的范围内;由于电容器上的电压就是集波频率来选择去耦电容的自谐振频率。频率取成片上的电压,所以电压的跌落应该不引起集成片值的最佳条件为(即在高频时其通道阻抗最门电路的错误逻辑

8、动作,一般取为。小),其中()集成片开关电流的放电速度必须小于去()耦电容电流的最大放电速度式中———门电路脉冲上升时间。()由式()及式()可得去耦电容的最大值为()去耦电容的自谐振频率必须大于集成片()的最高应考虑的谐波频率()上述公式仅是定性的分析,实践中常常采用试从直观上看似乎电容值越大提供电流的能力越验的方法来确定最佳电容值。根据试验,对和强,因此许多人喜欢使用容量大的去耦电容,实际上脚的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。