基于plc高速计数器设计

基于plc高速计数器设计

ID:5277746

大小:151.76 KB

页数:2页

时间:2017-12-07

基于plc高速计数器设计_第1页
基于plc高速计数器设计_第2页
资源描述:

《基于plc高速计数器设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、学兔兔www.xuetutu.com第6期(总第175期)机械工程与自动化No.62012年l2月MECHANICALENGINEERING&AUT()MATI()NDec.文章编号:1672—6413(2012)06—0157—02基于PLC的高速计数器设计葛付存(盐城生物工程高等职业技术学校电子_T-程系,江苏盐城224051)摘要:针对当前工业控制中高速脉冲计数的需求,设计了一种PLC控制系统中的高速计数器。首先介绍了高速计数器常用的3种模式,之后设计了系统的整体结构,并对高速计数模块和中断控制进行了实现。经过实践证明,本系统脉冲计数的准确性好,

2、具有较高的实用价值。关键词:PlC;高速计数器;频率测量中图分类号:TP273文献标识码:A1PLC中的高速计数器数;当输入脉冲信号落后方向控制信号9O。相位时,计数高速计数器作为PLC控制系统中相对独立的功器减法计数,且在输入信号的下降沿到来时计数[3]。能模块,与PLC的处理单元配合使用,可以插在PLC在编码器x4模式下,输入信号1和输入信号2的背板上,组合后按照设定的流程不停地工作,主控单最高允许频率为250kHz,保持9O。相位差。采用倍频元可以随时读取其信息并对其工作状态进行干预[1]。实现双沿计数,在输入脉冲1的上升沿、下降沿和输入其主要功

3、能是对连接到其输入端子上的高频脉冲进行脉冲2的上升沿、下降沿到来时计数。当输人脉冲l计数并根据预先设定的条件做出相应的控制动作,以相对于输入脉冲2超前9O。时,计数器加法计数;反之,此来实现对轴的位置控制。除此之外,高速计数模块计数器减法计数。还具有频率测量功能,能够测量输入脉冲的频率,在应高速计数器利用统计输入脉冲信号在给定测频时用上可以实现对速率的测量。间段内的脉冲个数,最后根据频率计数和测频时间计高速计数器有3种计数模式[2]:计数器模式、编码算出脉冲频率]。器×1模式和编码器×4模式,可实现双方向计数、计2高速计数器的设计数区间设定、计数初始值

4、装载、中断、复位等功能。其2.1系统整体设计中计数器模式如图1所示。高速计数器要实现高速计数功能和测频功能,内部必须有专门设计的高速计数模块。考虑到实际应f_]几f-]f_]几f_]r]输入用,系统内部可以设计两个独立工作的高速计数模块,由系统分别进行控制。除此之外,高速计数器应具有计数方向通信管理功能以实现和PLC中处理单元间的数据交计数脉冲换。为了实现中断和输入输出,还应该有相应的中断计数值lZ343Zl控制、存储管理以及对输入信号的滤波处理和输出信图1计数器模式号的控制等。高速计数器的整体设计如图2所示。在计数器模式下,输入脉冲为1MHz以下的脉

5、冲2.2硬件选型信号。计数器在输人脉冲信号上升沿到来时计数,计在设计实现高速计数器的过程中,需要确定系统处数方向取决于方向控制信号。方向控制信号为低电平理的信号类型、电压电流范围等指标,以便确定通道电时,加法计数;方向控制信号为高电平时,减法计数。路,进行系统的硬件选型。本文设计的高速计数器,主在编码器x1模式下,输入信号为频率不高于250要处理工业过程控制中的增量编码器、光电传感器、接kHz的脉冲信号,但方向控制信号与输入脉冲保持90。近开关等脉冲发生设备的输出信号。目前市场上的旋相位差。当输入脉冲信号超前方向控制信号90。相位转编码器、传感器等设备

6、的输出信号大多为方波脉冲信时,计数器加法计数,且在输入信号的上升沿到来时计号,信号频率在1MHz以下,电压范围为10V~26.4V,收稿日期:2012—04—23;修回日期:2012—07—10作者简介:葛付存(1974一),男,江苏盐城人,讲师,在读工程硕士,研究方向;自动化控制技术学兔兔www.xuetutu.com·158·机械工程与自动化2012年第6期电流为5mA~10mA。据此确定相应的输入输出指标,当收到一个输入脉冲信号时,计数器根据组态设进行相应的元器件选型,最终完成系统的硬件设计。定的计数模式进行计数并根据相应的触发条件确定计数方向是

7、增加还是减少。进行频率测量时,计数器将累计在设定的测频时间内收到的脉冲信号,并在测频时间结束时输出相应的脉冲累计值。2.4中断控制设计中断控制器根据组态参数选择相应的中断发生类型,当计数值达到设定的中断发生值时,发出中断信号并根据发生条件进行中断标志位的置位和复位。中断控制软件流程见图4。图2鬲速计数器的整体设计系统的两个高速计数模块采用ALTERA公司EP2C3T系列FPGA实现;开发工具采用该公司的专业FPFA开发软件QuartusII9.0,使用Verilog语言编写固件程序,通过专门的接口芯片下载到FPGA中。2.3高速计数模块设计高速计数模块

8、需要实现3种模式的计数功能和频圈4中断控制软件流程图率测量中的脉冲累计功能,并且应该实现载入计

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。