3110103284 方鑫勇 EDA1实验报告.doc

3110103284 方鑫勇 EDA1实验报告.doc

ID:52775145

大小:344.50 KB

页数:7页

时间:2020-03-30

3110103284 方鑫勇 EDA1实验报告.doc_第1页
3110103284 方鑫勇 EDA1实验报告.doc_第2页
3110103284 方鑫勇 EDA1实验报告.doc_第3页
3110103284 方鑫勇 EDA1实验报告.doc_第4页
3110103284 方鑫勇 EDA1实验报告.doc_第5页
资源描述:

《3110103284 方鑫勇 EDA1实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、实验名称:QuartusII使用练习姓名:方鑫勇学号:3110103284装装订线专业:电气工程及其自动化姓名:方鑫勇学号:3110103284日期:2013年5月22日地点:东三-204实验报告课程名称:数字电路实验指导老师:张德华成绩:实验名称:QuartusII使用练习——二进制加法器设计实验类型:软件实验一、实验目的和要求(必填)二、实验内容和原理(必填)三、主要仪器设备(必填)四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析(必填)七、讨论、心得一、实验目的和要求•熟悉QuartusI

2、I软件的使用;•掌握逻辑功能的VHDL语言描述和原理图描述的方法;•进一步掌握四位串行二进制加法器的设计方法;•掌握用仿真波形验证电路功能的方法。二、实验内容和原理1.实验内容•用原理图方式描述4位全加器的功能;•用VHDL语言描述1位二进制全加器的功能;•通过波形仿真验证4位全加器的功能。2.实验原理(1)4位串行进位二进制全加器4位串行进位进制全加器以1位全加器的设计为基础,将四个1位二进制全加器串接即可构成四位二进制全加器;顶层采用原理图描述,底层采用VHDL语言描述,充分发挥原理图描述的直观性和HDL

3、语言的灵活性。(2)1位二进制全加器真值表函数式:实验名称:QuartusII使用练习姓名:方鑫勇学号:3110103284装装订线三、主要仪器设备QuartusII软件四、操作方法和实验步骤1.创建4位串行进位二进制全加器原理图•创建1位二进制全加器的模块框图;•添加输入、输出端口;•连接符号模块。2.创建1位二进制全加器的VHDL源文件实验名称:QuartusII使用练习姓名:方鑫勇学号:3110103284装装订线3.4位二进制全加器仿真测试•新建一个仿真波形文件;•添加需要仿真的输入、输出信号;•给输

4、入信号设置仿真激励;•点击工具栏中的图标启动波形仿真过程;•观察仿真结果。4.分配引脚、器件编程和实际测试。五、实验数据记录和处理1.创建4位串行进位二进制全加器原理图2.创建1位二进制全加器的VHDL源文件LIBRARYieee;USEieee.std_logic_1164.all;--EntityDeclarationENTITYadder1IS--{{ALTERA_IO_BEGIN}}DONOTREMOVETHISLINE!PORT(A:INSTD_LOGIC;B:INSTD_LOGIC;CI:INST

5、D_LOGIC;S:OUTSTD_LOGIC;CO:OUTSTD_LOGIC);--{{ALTERA_IO_END}}DONOTREMOVETHISLINE!ENDadder1;--ArchitectureBodyARCHITECTUREadder1_architectureOFadder1ISBEGINS<=AxorBxorCI;CO<=(AandB)or(BandCI)or(CIandA);ENDadder1_architecture;实验名称:QuartusII使用练习姓名:方鑫勇学号:31101032

6、84装装订线3.4位二进制全加器仿真测试仿真结果,C0=0(部分)仿真结果,显示波形,C0=0(部分):实验名称:QuartusII使用练习姓名:方鑫勇学号:3110103284装装订线仿真结果,C0256μs变换一次(部分):仿真结果,C0256μs变换一次,显示波形(部分):4.分配引脚、器件编程和实际测试。六、实验结果与分析4位串行进位进制全加器以1位全加器的设计为基础,将四个1位二进制全加器串接即可构成四位二进制全加器;顶层采用原理图描述,底层采用VHDL语言描述,充分发挥原理图描述的直观性和HDL语

7、言的灵活性。仿真结果符合全加器功能!实验名称:QuartusII使用练习姓名:方鑫勇学号:3110103284装装订线七、讨论、心得思考题:1.仿真波形中输入、输出信号如何组合成“组”?信号的高位、低位如何确定?输入信号C1、C2、C3、C4组合成组,选中C1、C2、C3、C4,grouping—group,从上至下分别为C4、C3、C2、C1,上面位高位,下面为低位,即C4为最高位,C1为最低位;输出信号S1、S2、S3、S4组合成组,选中S1、S2、S3、S4,grouping—group,从上至下分别为

8、S4、S3、S2、S1,上面位高位,下面为低位,即S4为最高位,S1为最低位;2.1位二进制全加器功能的VHDL语言描述还有其他的表达方式吗?有。比如:IF(AORBORCI)=’0’THENS<=‘0’;CO<=‘0’;ELSIF(AANDBSNDCI)=’1’THENS<=‘1’;CO<=‘1’;ELSIF(AXORBXORCI)=’0’THENS<=‘0’;CO<=‘1’;ELSES<=‘1’

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。